論文の概要: PUFBind: PUF-Enabled Lightweight Program Binary Authentication for FPGA-based Embedded Systems
- arxiv url: http://arxiv.org/abs/2501.07868v1
- Date: Tue, 14 Jan 2025 06:12:36 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-01-15 13:28:01.546134
- Title: PUFBind: PUF-Enabled Lightweight Program Binary Authentication for FPGA-based Embedded Systems
- Title(参考訳): PUFBind:FPGAベースの組み込みシステムのためのPUF対応軽量プログラムバイナリ認証
- Authors: Sneha Swaroopa, Venkata Sreekanth Balijabudda, Rajat Subhra Chakraborty, Indrajit Chakrabarti,
- Abstract要約: Schemeはプラットフォームに依存しないため、最大限の柔軟性を得るために"ベアメタル"モード(システムソフトウェアを必要としない)で動作することができる。
我々は,AMD/Xilinx FPGA上で,オープンソースのPicoBlazeマイクロコントローラを用いたプロトタイプ実装に成功した。
- 参考スコア(独自算出の注目度): 5.8647828164413625
- License:
- Abstract: Field Programmable Gate Array (FPGA)-based embedded systems have become mainstream in the last decade, often in security-sensitive applications. However, even with an authenticated hardware platform, compromised software can severely jeopardize the overall system security, making hardware protection insufficient if the software itself is malicious. In this paper, we propose a novel low-overhead hardware-software co-design solution that utilizes Physical Unclonable Functions (PUFs) to ensure the authenticity of program binaries for microprocessors/microcontrollers mapped on the FPGA. Our technique binds a program binary to a specific target FPGA through a PUF signature, performs runtime authentication for the program binary, and allows execution of the binary only after successful authentication. The proposed scheme is platform-agnostic and capable of operating in a "bare metal'' mode (no system software requirement) for maximum flexibility. Our scheme also does not require any modification of the original hardware design or program binary. We demonstrate a successful prototype implementation using the open-source PicoBlaze microcontroller on AMD/Xilinx FPGA, comparing its hardware resource footprint and performance with other existing solutions of a similar nature.
- Abstract(参考訳): Field Programmable Gate Array (FPGA)ベースの組み込みシステムは、しばしばセキュリティに敏感なアプリケーションにおいて、ここ10年で主流になっている。
しかし、認証されたハードウェアプラットフォームであっても、侵入されたソフトウェアはシステム全体のセキュリティを著しく損なう可能性があるため、ソフトウェア自体が悪意のある場合、ハードウェア保護が不十分になる。
本稿では,FPGA上にマッピングされたマイクロプロセッサ/マイクロコントローラのプログラムバイナリの信頼性を保証するために,Physical Unclonable Function (PUF) を利用した低オーバーヘッドハードウェア/ソフトウェア共同設計ソリューションを提案する。
本手法は、PUFシグネチャを介してプログラムバイナリを特定のターゲットFPGAにバインドし、プログラムバイナリのランタイム認証を行い、認証に成功した後のみバイナリの実行を可能にする。
提案方式はプラットフォームに依存しないため,柔軟性を最大化するために"ベアメタル"モード(システムソフトウェアを必要としない)で動作可能である。
また,本方式では,オリジナルのハードウェア設計やプログラムバイナリの変更を一切必要としない。
我々は、AMD/Xilinx FPGA上でオープンソースのPicoBlazeマイクロコントローラを用いたプロトタイプ実装を成功させ、ハードウェアリソースのフットプリントと性能を、同様の性質の既存のソリューションと比較した。
関連論文リスト
- T-Edge: Trusted Heterogeneous Edge Computing [11.859343440194944]
本稿では,ARM/FPGA System-on-Chipプラットフォームのための実用的な信頼性の高い実行環境設計を提案する。
この設計はARM TrustZone内に専用のセキュリティコントローラを備え、FPGA再構成を監督し、CPUコアとFPGAファブリック間の通信を管理する。
自動プロトコル検証器であるProVerifを使用して,本質的なセキュリティ要件に対するコンプライアンスを検証する。
論文 参考訳(メタデータ) (2024-12-18T14:45:07Z) - Hierarchical Mixture of Experts: Generalizable Learning for High-Level Synthesis [43.612837464039686]
高レベル合成(HLS)は、FPGA(Field Programmable Gate Array)の設計において広く使われているツールである。
よりドメイン一般化可能なモデル構造として, 2段階の階層的エキスパート混合(MoE)を提案する。
低レベル MoE では、プログラムの3つの自然な粒度(ノード、基本ブロック、グラフ)に MoE を適用する。
ハイレベルなMoEは、最終決定のために3つの粒度を集約することを学ぶ。
論文 参考訳(メタデータ) (2024-10-25T00:27:53Z) - Embedded FPGA Developments in 130nm and 28nm CMOS for Machine Learning in Particle Detector Readout [0.7367855181841242]
フィールドプログラマブルゲートアレイ(eFPGA)技術は、アプリケーション固有の集積回路(ASIC)の設計における再構成可能なロジックの実装を可能にする
FABulous"と呼ばれるオープンソースのフレームワークは、130nmと28nmのCMOS技術ノードを用いたeFPGAの設計に使用された。
ソースにおけるセンサデータの削減のために設計された機械学習ベースの分類器を合成し、eFPGA上に構成した。
論文 参考訳(メタデータ) (2024-04-26T20:59:23Z) - The Feasibility of Implementing Large-Scale Transformers on Multi-FPGA Platforms [1.0636475069923585]
大規模機械学習アプリケーションに複数のFPGAを使用する方法を検討するメリットがある。
マルチFPGAアプリケーションの開発とデプロイに一般的に受け入れられるフローは存在しない。
スケーラブルなマルチFPGAプラットフォームと,大規模アプリケーションをプラットフォームにマップするツールを開発しました。
論文 参考訳(メタデータ) (2024-04-24T19:25:58Z) - QubiC 2.0: An Extensible Open-Source Qubit Control System Capable of
Mid-Circuit Measurement and Feed-Forward [8.446810641490789]
研究者は古典的な電子制御システムを通じて量子処理ユニットを操作・測定する。
我々は、超伝導量子ビットのためのQubiCと呼ばれるオープンソースのFPGAベースの量子ビット制御システムを開発した。
我々は、Xilinx ZCU216評価ボード上でQubiC 2.0にアップグレードし、これらの豊富な機能を開発した。
論文 参考訳(メタデータ) (2023-09-19T05:35:39Z) - Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。
1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。
我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文 参考訳(メタデータ) (2023-04-25T05:04:44Z) - LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy
Physics [45.666822327616046]
本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。
LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
論文 参考訳(メタデータ) (2022-09-28T12:55:35Z) - Building Your Own Trusted Execution Environments Using FPGA [16.206300249987354]
BYOTee(Build Your Own Trusted Execution Environments)は、複数のセキュアなエンクレーブを構築するための、使いやすいインフラである。
BYOTeeは、FPGAの要求に応じて、ソフトコアCPU、ブロックRAM、周辺接続を含むカスタマイズされたハードウェアTCBでエンクレーブを作成する。
論文 参考訳(メタデータ) (2022-03-08T17:22:52Z) - VAQF: Fully Automatic Software-hardware Co-design Framework for Low-bit
Vision Transformer [121.85581713299918]
量子化ビジョントランス(ViT)のためのFPGAプラットフォーム上で推論アクセラレータを構築するフレームワークVAQFを提案する。
モデル構造と所望のフレームレートから、VAQFはアクティベーションに必要な量子化精度を自動的に出力する。
FPGA上でのViTアクセラレーションに量子化が組み込まれたのはこれが初めてである。
論文 参考訳(メタデータ) (2022-01-17T20:27:52Z) - Extending XACC for Quantum Optimal Control [70.19683407682642]
量子コンピューティングベンダーは、直接パルスレベルの量子制御のためのアプリケーションプログラミングをオープンにし始めている。
本稿では,XACCシステムレベルの量子古典ソフトウェアフレームワークの拡張について述べる。
この拡張により、デジタル量子回路表現を等価なパルスシーケンスに変換することができる。
論文 参考訳(メタデータ) (2020-06-04T13:13:55Z) - Enabling Pulse-level Programming, Compilation, and Execution in XACC [78.8942067357231]
ゲートモデル量子処理ユニット(QPU)は現在、クラウド上のベンダーから利用可能である。
物理ハードウェア上で低深度回路を実行するためのデジタル量子プログラミングアプローチが存在する。
ベンダーはこのパルスレベル制御システムを、特定のインターフェースを通じて一般公開し始めている。
論文 参考訳(メタデータ) (2020-03-26T15:08:32Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。