論文の概要: Logical Maneuvers: Detecting and Mitigating Adversarial Hardware Faults in Space

• arxiv url: http://arxiv.org/abs/2501.13894v1
• Date: Thu, 23 Jan 2025 18:12:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-01-24 15:54:42.993320
• Title: Logical Maneuvers: Detecting and Mitigating Adversarial Hardware Faults in Space
• Title（参考訳）: 論理型マニキュア:宇宙における逆方向のハードウェア故障の検出と緩和
• Authors: Fatemeh Khojasteh Dana, Saleh Khalaj Monfared, Shahin Tajik,
• Abstract要約: 衛星は敵のグリッチや宇宙での高エネルギー放射線に弱いため、搭載コンピューターの故障を引き起こす可能性がある。 この研究は、部分的に損傷したプロセッサチップに対処するための検出および応答に基づく対策を導入する。 我々は、ターゲットプロセッサのチップにデジタル互換の遅延ベースのセンサーを組み込んで、入射を確実に検出する。
• 参考スコア（独自算出の注目度）: 3.766999700958066
• License:
• Abstract: Satellites are highly vulnerable to adversarial glitches or high-energy radiation in space, which could cause faults on the onboard computer. Various radiation- and fault-tolerant methods, such as error correction codes (ECC) and redundancy-based approaches, have been explored over the last decades to mitigate temporary soft errors on software and hardware. However, conventional ECC methods fail to deal with hard errors or permanent faults in the hardware components. This work introduces a detection- and response-based countermeasure to deal with partially damaged processor chips. It recovers the processor chip from permanent faults and enables continuous operation with available undamaged resources on the chip. We incorporate digitally-compatible delay-based sensors on the target processor's chip to reliably detect the incoming radiation or glitching attempts on the physical fabric of the chip, even before a fault occurs. Upon detecting a fault in one or more components of the processor's arithmetic logic unit (ALU), our countermeasure employs adaptive software recompilations to resynthesize and substitute the affected instructions with instructions of still functioning components to accomplish the task. Furthermore, if the fault is more widespread and prevents the correct operation of the entire processor, our approach deploys adaptive hardware partial reconfigurations to replace and reroute the failed components to undamaged locations of the chip. To validate our claims, we deploy a high-energy near-infrared (NIR) laser beam on a RISC-V processor implemented on a 28~nm FPGA to emulate radiation and even hard errors by partially damaging the FPGA fabric. We demonstrate that our sensor can confidently detect the radiation and trigger the processor testing and fault recovery mechanisms. Finally, we discuss the overhead imposed by our countermeasure.
• Abstract（参考訳）: 衛星は敵のグリッチや宇宙での高エネルギー放射線に非常に弱いため、搭載されたコンピュータの故障を引き起こす可能性がある。 エラー訂正符号(ECC)や冗長性に基づくアプローチなど、放射線およびフォールトトレラントの様々な手法が、ソフトウェアやハードウェアの一時的なソフトエラーを軽減するために過去数十年にわたって研究されてきた。 しかし、従来のECC手法ではハードウェアコンポーネントのハードエラーや永続的な故障に対処できない。 この研究は、部分的に損傷したプロセッサチップに対処するための検出および応答に基づく対策を導入する。 プロセッサチップを永久的故障から回復し、使用不能なリソースをチップ上で連続的に動作可能にする。 ターゲットプロセッサのチップにディジタル互換の遅延ベースのセンサを組み込んで,故障発生前であっても,チップの物理的構造に対する入射やグリッチの試みを確実に検出する。 プロセッサの算術論理ユニット(ALU)の1つ以上のコンポーネントの故障を検知すると、本対策では、適応的なソフトウェア再コンパイルを用いて、影響を受ける命令を、まだ機能しているコンポーネントの命令で再合成し、置換し、タスクを達成する。 さらに,故障がより広範でプロセッサ全体の正しい動作を妨げている場合,本手法では,故障した部品をチップの損傷を受けない場所に置き換え,再制御するために,適応的なハードウェア部分再構成を展開させる。 この主張を検証するため,28nmのFPGA上に実装されたRISC-Vプロセッサに高エネルギー近赤外(NIR)レーザー光を照射し,FPGAファブリックを部分的に損傷させることで,放射線やハードエラーをエミュレートする。 我々は,我々のセンサが放射線を確実に検出し,プロセッサテストおよび故障復旧機構をトリガーできることを実証した。 最後に、我々の対策によって課されるオーバーヘッドについて論じる。

関連論文リスト

• Accelerating Error Correction Code Transformers [56.75773430667148]
  本稿では,トランスを用いたデコーダの高速化手法を提案する。 最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
  論文  参考訳（メタデータ） (2024-10-08T11:07:55Z)
• On the Efficacy of Surface Codes in Compensating for Radiation Events in Superconducting Devices [2.1204495827342438]
  我々は,4億件以上の故障インジェクションから得られたデータを報告し,コード出力の復号後の論理誤差とハードウェア故障の相関関係を考察した。 本研究では, 表面符号を適切に選択し, 調整することで, 放射線誘発断層の修正確率を最大10%向上させることを示した。
  論文  参考訳（メタデータ） (2024-07-15T15:56:09Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• LaserEscape: Detecting and Mitigating Optical Probing Attacks [5.4511018094405905]
  我々は、光学探査攻撃を検出し軽減するための、最初の完全デジタルかつFPGA互換の対策であるLaserEscapeを紹介する。 LaserEscapeにはデジタル遅延ベースのセンサーが組み込まれており、レーザー光による布の物理的変化をリアルタイムで確実に検出する。 攻撃に対する応答として、LaserEscapeはランダムなハードウェア再構成性を使用して、リアルタイムの隠れアプローチをデプロイする。
  論文  参考訳（メタデータ） (2024-05-06T16:49:11Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• A Micro Architectural Events Aware Real-Time Embedded System Fault Injector [0.12187048691454236]
  本稿では,マイクロアーキテクチャイベントの監視,集約,検査を容易にする新しい故障インジェクタを提案する。 この手法はメモリシステム内のビットフリップを目標とし、CPUレジスタとRAMに影響を与える。 これらの断層注入の結果、ソフトエラーの影響を徹底的に解析し、同定された断層とSACRESが要求する本質的なタイミング予測可能性との間に堅牢な相関関係を確立することができる。
  論文  参考訳（メタデータ） (2024-01-16T14:41:20Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Towards Online Monitoring and Data-driven Control: A Study of Segmentation Algorithms for Laser Powder Bed Fusion Processes [83.97264034062673]
  レーザーパウダーベッド融合機の増加は、オンライン監視とデータ駆動制御能力を改善するためにオフ軸赤外線カメラを使用する。 我々は、各赤外線画像を前景と背景に分割する30以上のセグメンテーションアルゴリズムについて検討する。 同定されたアルゴリズムは、レーザ粉体層融合機に容易に適用でき、上記の各制限に対処し、プロセス制御を大幅に改善することができる。
  論文  参考訳（メタデータ） (2020-11-18T03:30:16Z)
• Hardware Trojan Detection Using Controlled Circuit Aging [19.22656318422398]
  本稿では,集積回路(IC)におけるトランジスタ老化を利用したハードウェアトロイの木馬検出手法を提案する。 本手法の有用性を実証するために,老化を意識した標準細胞ライブラリを用いた実験を行った。 Trust-hubのベンチマークの結果、検出精度は$geq$99%である。
  論文  参考訳（メタデータ） (2020-04-06T21:19:50Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。