論文の概要: A Novel Interactive-Guided Differential Testing Approach for FPGA Simulation Debugger Tools

• arxiv url: http://arxiv.org/abs/2503.01138v1
• Date: Mon, 03 Mar 2025 03:38:20 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-03-05 18:50:37.802089
• Title: A Novel Interactive-Guided Differential Testing Approach for FPGA Simulation Debugger Tools
• Title（参考訳）: FPGAシミュレーションデバッガツールのための対話型微分テスト手法
• Authors: Shikai Guo, Xiaoyu Wang, Xiaochen Li, Zhihao Xu, He Jiang,
• Abstract要約: 本稿では、VivadoのFPGAチップデバッガツールのバグを検出するために、DB-Hunterと呼ばれる対話型微分テスト手法を提案する。 DB-HunterはRTL設計変換コンポーネント、デバッグアクション変換コンポーネント、対話型差分テストコンポーネントの3つのコンポーネントで構成される。 3ヶ月でDB-Hunterは18の問題を報告し、Xilinx Supportのバグとして確認された10、前バージョンで6のバグが修正された。
• 参考スコア（独自算出の注目度）: 9.441160923314227
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Field-Programmable Gate Array (FPGA) development tool chains are widely used in FPGA design, simulation, and verification in critical areas like communications, automotive electronics, and aerospace. Commercial FPGA tool chains such as Xilinx' Vivado aids developers in swiftly identifying and rectifying bugs and issues in FPGA designs through a robust built-in debugger, ensuring the correctness and development efficiency of the FPGA design. Hardening such FPGA chip debugger tools by testing is crucial since engineers might misinterpret code and introduce incorrect fixes, leading to security risks. However, FPGA chip debugger tools are challenging to test as they require assessing both RTL designs and a series of debugging actions, including setting breakpoints and stepping through the code. To address this issue, we propose a interactive differential testing approach called DB-Hunter to detect bugs in Vivado's FPGA chip debugger tools. Specifically, DB-Hunter consists of three components: RTL design transformation component, debug action transformation component, and interactive differential testing component. By performing RTL design and debug action transformations, DB-Hunter generates diverse and complex RTL designs and debug actions, to thoroughly test the Vivado debugger using interactive differential testing to detect bugs. In three months, DB-Hunter reported 18 issues, including 10 confirmed as bugs by Xilinx Support, 6 bugs had been fixed in last version.
• Abstract（参考訳）: FPGA(Field-Programmable Gate Array)の開発ツールチェーンは、FPGAの設計、シミュレーション、通信、自動車エレクトロニクス、航空宇宙などの重要な領域での検証に広く利用されている。 Xilinx' Vivadoのような商用FPGAツールチェーンは、堅牢な組み込みデバッガを通じてFPGA設計のバグや問題を素早く特定し、修正し、FPGA設計の正しさと開発効率を確保するのに役立つ。 このようなFPGAチップデバッガツールをテストで強化することは極めて重要である。 しかし、FPGAチップデバッガツールは、RTL設計と、ブレークポイントの設定やコードのステップスルーを含む一連のデバッグアクションの両方を評価する必要があるため、テストが難しい。 そこで本研究では,VivadoのFPGAチップデバッガツールのバグを検出するために,DB-Hunterと呼ばれる対話型微分テスト手法を提案する。 具体的には、DB-HunterはRTL設計変換コンポーネント、デバッグアクション変換コンポーネント、インタラクティブ差分テストコンポーネントの3つのコンポーネントで構成される。 RTL設計とデバッグアクション変換を実行することで、DB-Hunterは多様な複雑なRTL設計とデバッグアクションを生成し、インタラクティブな差分テストを使用してVivadoデバッガを徹底的にテストしてバグを検出する。 3ヶ月でDB-Hunterは18の問題を報告し、Xilinx Supportのバグとして確認された10、前バージョンで6のバグが修正された。

関連論文リスト

• LocalV: Exploiting Information Locality for IP-level Verilog Generation [45.78831906080782]
  レジスター・トランスファー・レベル(RTL)コードの生成は、デジタルハードウェア設計において不可欠だが労働集約的なステップである。 既存のアプローチには、細調整されたドメイン固有モデルと高度なエージェントベースのシステムストラグルが含まれ、産業用IPレベルの設計タスクにスケールする。 モジュールハードウェア設計における情報局所性を活用するマルチエージェントフレームワークであるLocalVを提案する。
  論文  参考訳（メタデータ） (2026-01-31T13:01:16Z)
• LAUDE: LLM-Assisted Unit Test Generation and Debugging of Hardware DEsigns [9.542805275381566]
  単体テストは、コンポーネント設計モジュールが機能的に正しく、システムレベルで統合される前に仕様に準拠していることを保証するため、ハードウェア設計ライフサイクルにおいて重要である。 ハードウェア設計のための統一された単体テスト生成およびデバッグフレームワークであるLAUDEを導入し、設計ソースコードのセマンティック理解を基礎的大言語モデル(LLM)のChain-of-Thought(CoT)推論能力と相互補完する。 We apply LAUDE with closed- and open-source LLMs to a large corpus of buggy hardware design codes from the VerilogEval dataset, where generated unit tests detect bugs。
  論文  参考訳（メタデータ） (2026-01-06T04:00:07Z)
• InspectCoder: Dynamic Analysis-Enabled Self Repair through interactive LLM-Debugger Collaboration [71.18377595277018]
  大きな言語モデル(LLM)は、診断が難しい複雑なロジックエラーを伴うバグの多いコードを生成することが多い。 対話型デバッガ制御による動的解析を LLM に委ねる初のエージェントプログラム修復システムである InspectCoder を提案する。
  論文  参考訳（メタデータ） (2025-10-21T06:26:29Z)
• FVDebug: An LLM-Driven Debugging Assistant for Automated Root Cause Analysis of Formal Verification Failures [8.530369312832084]
  障害トレースを実行可能な洞察に変換するインテリジェントなシステムであるFV Debugを紹介します。 提案手法は,(1)非巡回グラフに障害トレースを構造化する因果グラフ合成,(2)不審なノードの特定を促すバッチ型Large Language Model (LLM)解析を用いたグラフスキャナ,(3)高レベルの因果説明を生成するためのエージェント的物語探索を活用したInsight Roverを特徴とする。
  論文  参考訳（メタデータ） (2025-09-16T20:22:10Z)
• Compiler Bugs Detection in Logic Synthesis Tools via Linear Upper Confidence Bound [11.123007674634936]
  Lin-Hunterは、HDLテストケースの多様性とFPGAロジック合成ツールバリデーションの効率を高めるために設計された新しいテストフレームワークである。 これまで報告されていない10の欠陥を含む18のユニークなバグを発見し、公式開発者によって確認された。
  論文  参考訳（メタデータ） (2025-09-01T05:54:48Z)
• Structural Mutation Based Differential Testing for FPGA Logic Synthesis Compilers [8.895692098710716]
  我々は、FPGA論理合成コンパイラのバグを検出するため、LCC-Fuzzと呼ばれるベイズ最適化に基づく誘導突然変異戦略を提案する。 3ヶ月の間に、LSC-Fuzzは16のバグを発見し、そのうち12が公式の技術サポートによって確認されている。
  論文  参考訳（メタデータ） (2025-08-25T06:41:36Z)
• A Novel Mutation Based Method for Detecting FPGA Logic Synthesis Tool Bugs [7.8865444084780965]
  FPGA論理合成ツールの試験方法であるVERMEIを提案する。 VERMEIは前処理、等価突然変異、バグ識別の3つのモジュールで構成されている。 5ヶ月以内にVERMEIは15のバグをベンダーに報告した。
  論文  参考訳（メタデータ） (2025-08-21T13:11:59Z)
• Detecting Hardware Trojans in Microprocessors via Hardware Error Correction Code-based Modules [49.1574468325115]
  ハードウェアトロイの木馬(HT)は、攻撃者が無許可のソフトウェアを実行したり、特権操作に不正にアクセスしたりすることができる。 RISC-Vマイクロプロセッサ上のエラー訂正符号(ECC)を用いて,ランタイムHTアクティベーションを検出するハードウェアベースの手法を紹介する。
  論文  参考訳（メタデータ） (2025-06-18T12:37:14Z)
• Detecting the Root Cause Code Lines in Bug-Fixing Commits by Heterogeneous Graph Learning [1.5213722322518697]
  自動欠陥予測ツールは、ソフトウェアプロジェクト内の欠陥に起因するソフトウェア変更を積極的に識別することができる。 異質で複雑なソフトウェアプロジェクトにおける既存の作業は、異質なコミット構造に苦労したり、コード変更におけるクロスライン依存関係を無視したりといった課題に直面し続けている。 本稿では,バグフィックスグラフ構築コンポーネント,コードセマンティックアグリゲーションコンポーネント,クロスラインセマンティック保持コンポーネントの3つの主要コンポーネントからなるRC_Detectorというアプローチを提案する。
  論文  参考訳（メタデータ） (2025-05-02T05:39:50Z)
• ToolCoder: A Systematic Code-Empowered Tool Learning Framework for Large Language Models [49.04652315815501]
  ツール学習は、大規模な言語モデル(LLM)にとって、外部ツールとのインタラクションを通じて、複雑な現実世界のタスクを解決する重要な機能として登場した。 本稿では,ツール学習をコード生成タスクとして再編成する新しいフレームワークであるToolCoderを提案する。
  論文  参考訳（メタデータ） (2025-02-17T03:42:28Z)
• A VM-HDL Co-Simulation Framework for Systems with PCIe-Connected FPGAs [7.519011820592022]
  ホストソフトウェアとFPGAハードウェアの共同開発とデバッグは困難である。 ハードウェア設計の変更には、時間がかかるFPGA合成プロセスが必要である。 VM-HDLコミュレーションフレームワークは、ターゲットの物理システムと同じソフトウェア、オペレーティングシステム、ハードウェア設計を実行するように設計されている。
  論文  参考訳（メタデータ） (2025-01-19T22:06:36Z)
• From Code to Correctness: Closing the Last Mile of Code Generation with Hierarchical Debugging [5.910272203315325]
  さまざまなレベルの粒度でバグを分離,識別,解決し,階層的なコードデバッガであるMulti-Granularity Debugger (MG Debugger)を紹介した。 MGデバッガは問題のあるコードをサブファンクションの階層木構造に分解し、各レベルは特定のエラーの粒度を表す。 これは、HumanEvalのシード世代の精度を18.9%向上させ、HumanEvalFixの97.6%の修復成功率を達成した。
  論文  参考訳（メタデータ） (2024-10-02T03:57:21Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• VDebugger: Harnessing Execution Feedback for Debugging Visual Programs [103.61860743476933]
  V Debuggerは、視覚プログラムのローカライズとデバッギングのために、段階的に実行を追跡することで訓練された、批評家とリファインダーのフレームワークである。 Vデバッガは、詳細な実行フィードバックを活用してプログラムエラーを特定し、修正する。 6つのデータセットの評価は、Vデバッガの有効性を示し、ダウンストリームタスクの精度が最大3.2%向上したことを示している。
  論文  参考訳（メタデータ） (2024-06-19T11:09:16Z)
• JustSTART: How to Find an RSA Authentication Bypass on Xilinx UltraScale(+) with Fuzzing [12.338137154105034]
  7シリーズとUltraScale(+)FPGA構成エンジンのファジングについて検討する。 我々の目標は、FPGA構成エンジンの内部動作を分析し文書化するためのファジングの有効性を検討することである。
  論文  参考訳（メタデータ） (2024-02-15T10:03:35Z)
• VeriBug: An Attention-based Framework for Bug-Localization in Hardware Designs [2.807347337531008]
  近年,様々な用途を対象としたSystem-on-Chip設計の規模と複雑さが指数関数的に増大している。 これらのシステムにおける未検出バグのコストは、従来のプロセッサシステムよりもはるかに高い。 本稿では,近年のディープラーニングの進歩を活用してレジスタ・トランスファーレベルのデバッグを高速化するVeriBugを提案し,根本原因の可能性のある説明を生成する。
  論文  参考訳（メタデータ） (2024-01-17T01:33:37Z)
• DebugBench: Evaluating Debugging Capability of Large Language Models [80.73121177868357]
  DebugBench - LLM(Large Language Models)のベンチマーク。 C++、Java、Pythonの4つの主要なバグカテゴリと18のマイナータイプをカバーする。 ゼロショットシナリオで2つの商用および4つのオープンソースモデルを評価する。
  論文  参考訳（メタデータ） (2024-01-09T15:46:38Z)
• Teaching Large Language Models to Self-Debug [62.424077000154945]
  大規模言語モデル(LLM)は、コード生成において素晴らしいパフォーマンスを達成した。 本稿では,大規模言語モデルで予測プログラムを数発のデモでデバッグする自己デバッグを提案する。
  論文  参考訳（メタデータ） (2023-04-11T10:43:43Z)
• HARFLOW3D: A Latency-Oriented 3D-CNN Accelerator Toolflow for HAR on FPGA Devices [71.45672882756001]
  本研究では,3次元畳み込みニューラルネットワークをFPGAにマッピングするための,新しいストリーミングアーキテクチャベースのツールフローを提案する。 HARFLOW3Dツールフローは、ONNXフォーマットで3D CNNを入力し、FPGAの特性を記述する。 ツールフローが幅広いモデルやデバイスをサポートする能力は、様々な3D CNNとFPGAシステムペアに関する数多くの実験を通して示される。
  論文  参考訳（メタデータ） (2023-03-30T08:25:27Z)
• Detect-Localize-Repair: A Unified Framework for Learning to Debug with CodeT5 [14.712753336831172]
  本稿では,事前訓練されたプログラミング言語モデルであるCodeT5に基づく,新しい統一型emphDetect-Localize-Repairフレームワークを提案する。 我々のモデルは、NLPとソフトウェア工学の両方の領域から既存のベースラインを著しく上回ります。
  論文  参考訳（メタデータ） (2022-11-27T16:11:29Z)
• End-to-End Object Detection with Transformers [88.06357745922716]
  本稿では,オブジェクト検出を直接セット予測問題とみなす新しい手法を提案する。 我々のアプローチは検出パイプラインを合理化し、手作業で設計された多くのコンポーネントの必要性を効果的に除去する。 この新しいフレームワークの主な構成要素は、Detection TRansformerまたはDETRと呼ばれ、セットベースのグローバルな損失である。
  論文  参考訳（メタデータ） (2020-05-26T17:06:38Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。