Fugu-MT 論文翻訳(概要): SoK: Trusted Execution in SoC-FPGAs

論文の概要: SoK: Trusted Execution in SoC-FPGAs

arxiv url: http://arxiv.org/abs/2503.16612v1
Date: Thu, 20 Mar 2025 18:07:44 GMT
ステータス: 翻訳完了
システム内更新日: 2025-03-24 14:55:05.825372
Title: SoK: Trusted Execution in SoC-FPGAs
Title（参考訳）: SoK: SoC-FPGAにおける信頼できる実行
Authors: Garrett Perkins, Benjamin Macht, Lucas Ritzdorf, Tristan Running Crane, Brock LaMeres, Clemente Izurieta, Ann Marie Reinhold,
Abstract要約: Trusted Execution Environments (TEE) はエッジコンピューティングの最前線に現れ、システムコンポーネント間の信頼の欠如に対処している。 FPGAはエッジコンピュータとして一般的に使用されるが、セキュリティを第一に考慮して作られたものではない。 FPGAベースのTEEのアプリケーションと機能を体系化するために,既存の文献を分析した。
参考スコア（独自算出の注目度）: 0.8279005038289369
License:
Abstract: Trusted Execution Environments (TEEs) have emerged at the forefront of edge computing to combat the lack of trust between system components. Field Programmable Gate Arrays (FPGAs) are commonly used as edge computers but were not created with security as a primary consideration. Thus, FPGA-based edge computers are increasingly the target of cyberattacks. We analyze the existing literature to systematize the applications and features of FPGA-based TEEs. We identified 27 primary studies related to different types of System-on-Chip FPGA-based TEEs. Across a wide range of applications and features, the availability of extensible solutions is limited. Most solutions focus on specific features and applications, whereas few solutions focus on feature-rich, comprehensive TEEs that can be utilized across computer systems. Whether TEEs are specific or extensible, the paucity of published studies provides evidence of research gaps. This SoK delineates these gaps revealing opportunities for researchers and developers.
Abstract（参考訳）: Trusted Execution Environments (TEE) はエッジコンピューティングの最前線に現れ、システムコンポーネント間の信頼の欠如に対処している。 Field Programmable Gate Arrays (FPGA) はエッジコンピュータとして一般的に使われているが、セキュリティを第一に考慮して作られたものではない。したがって、FPGAベースのエッジコンピュータはますますサイバー攻撃の標的となっている。 FPGAベースのTEEのアプリケーションと機能を体系化するために,既存の文献を分析した。我々は,System-on-Chip FPGAベースのTEEの異なるタイプに関する27の主研究を同定した。幅広いアプリケーションや機能において、拡張可能なソリューションの可用性は制限されている。ほとんどのソリューションは特定の機能やアプリケーションにフォーカスするが、コンピュータシステムにまたがる機能豊富な包括的なTEEにフォーカスするソリューションはほとんどない。 TEEが特異であるか拡張可能であるかにかかわらず、出版された研究の質は研究ギャップの証拠となる。このSoKは、研究者や開発者にとっての機会を明らかにするために、これらのギャップを浮き彫りにしている。

関連論文リスト

T-Edge: Trusted Heterogeneous Edge Computing [11.859343440194944]
本稿では,ARM/FPGA System-on-Chipプラットフォームのための実用的な信頼性の高い実行環境設計を提案する。この設計はARM TrustZone内に専用のセキュリティコントローラを備え、FPGA再構成を監督し、CPUコアとFPGAファブリック間の通信を管理する。自動プロトコル検証器であるProVerifを使用して,本質的なセキュリティ要件に対するコンプライアンスを検証する。
論文参考訳（メタデータ） (2024-12-18T14:45:07Z)
Latency optimized Deep Neural Networks (DNNs): An Artificial Intelligence approach at the Edge using Multiprocessor System on Chip (MPSoC) [1.949471382288103]
モバイルデバイスにおけるエッジコンピューティング(Edge at Edge)は、この要件に対処するための最適化されたアプローチのひとつだ。本研究では,低レイテンシ・電力最適化型スマートモバイルシステムの実現の可能性と課題について考察する。組込みFPGAエッジデバイス上でのニューラルネットワーク(NN)の性能と実装可能性について論じる。
論文参考訳（メタデータ） (2024-07-16T11:51:41Z)
Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文参考訳（メタデータ） (2024-06-20T17:08:42Z)
Reconfigurable Edge Hardware for Intelligent IDS: Systematic Approach [0.0]
侵入検知システム(IDS)は、ネットワークセキュリティを強制するための重要なセキュリティ対策である。本稿では,エッジデバイスの具体的な要件に対処しつつ,インテリジェントIDS(I-IDS)の概念を分析する。再構成可能なエッジハードウェア上でI-IDSを構築するための体系的なアプローチを導入する。
論文参考訳（メタデータ） (2024-04-13T17:24:18Z)
Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文参考訳（メタデータ） (2023-05-24T16:08:55Z)
Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
論文参考訳（メタデータ） (2022-07-03T06:57:07Z)
FederatedScope-GNN: Towards a Unified, Comprehensive and Efficient Package for Federated Graph Learning [65.48760613529033]
フェデレートグラフ学習(FGL)は、その特徴と要求のため、十分にサポートされていない。まず、使い易いFGLパッケージを作成する際の課題について議論し、実装済みのFederatedScope-GNN(FS-G)を提示する。我々は,FS-Gの有効性を広範囲な実験によって検証し,同時にコミュニティにとってのFGLに関する貴重な洞察を得る。
論文参考訳（メタデータ） (2022-04-12T06:48:06Z)
Building Your Own Trusted Execution Environments Using FPGA [16.206300249987354]
BYOTee(Build Your Own Trusted Execution Environments)は、複数のセキュアなエンクレーブを構築するための、使いやすいインフラである。 BYOTeeは、FPGAの要求に応じて、ソフトコアCPU、ブロックRAM、周辺接続を含むカスタマイズされたハードウェアTCBでエンクレーブを作成する。
論文参考訳（メタデータ） (2022-03-08T17:22:52Z)
Towards AIOps in Edge Computing Environments [60.27785717687999]
本稿では,異種分散環境に適用可能なaiopsプラットフォームのシステム設計について述べる。高頻度でメトリクスを収集し、エッジデバイス上で特定の異常検出アルゴリズムを直接実行することが可能である。
論文参考訳（メタデータ） (2021-02-12T09:33:00Z)
Combinatorial Pure Exploration with Full-bandit Feedback and Beyond: Solving Combinatorial Optimization under Uncertainty with Limited Observation [70.41056265629815]
最適化アルゴリズムを開発する際、エッジウェイトなどのパラメータが入力として正確に知られていることが一般的である。本稿では、最近、限られたフィードバックを伴う純粋探索問題に対する手法について概説する。
論文参考訳（メタデータ） (2020-12-31T12:40:52Z)
FCOS: A simple and strong anchor-free object detector [111.87691210818194]
物体検出を画素ごとの予測方式で解くために, 完全畳み込み型一段物検出器 (FCOS) を提案する。 RetinaNet、SSD、YOLOv3、Faster R-CNNといった最先端のオブジェクト検出器のほとんどは、事前に定義されたアンカーボックスに依存している。対照的に、提案した検出器FCOSはアンカーボックスフリーであり、提案はフリーである。
論文参考訳（メタデータ） (2020-06-14T01:03:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。