論文の概要: SPARO: Surface-code Pauli-based Architectural Resource Optimization for Fault-tolerant Quantum Computing

• arxiv url: http://arxiv.org/abs/2504.21854v2
• Date: Thu, 01 May 2025 02:34:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-02 19:15:55.088442
• Title: SPARO: Surface-code Pauli-based Architectural Resource Optimization for Fault-tolerant Quantum Computing
• Title（参考訳）: SPARO: フォールトトレラント量子コンピューティングのための表面コードパウリに基づくアーキテクチャ資源最適化
• Authors: Shuwen Kan, Zefan Du, Chenxu Liu, Meng Wang, Yufei Ding, Ang Li, Ying Mao, Samuel Stein,
• Abstract要約: SPAROは、数値シミュレーションの大規模なコーパスに基づく包括的な論理誤差モデルである。 私たちの数値モデルは、エンドツーエンドのコンパイルパイプラインに統合されます。
• 参考スコア（独自算出の注目度）: 19.70971890698087
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Surface codes represent a leading approach for quantum error correction (QEC), offering a path towards universal fault-tolerant quantum computing (FTQC). However, efficiently implementing algorithms, particularly using Pauli-based computation (PBC) with lattice surgery, necessitates careful resource optimization. Prior work often employs static layouts and simplified error models. These typically fail to capture the full costs and dynamic nature of active computation, leading to resource bottlenecks and suboptimal architectural designs. To address this, we introduce SPARO. SPARO features a comprehensive logical error model based on a large corpus of numerical simulations encompassing active Pauli-based computation (PBC) operations-including Pauli product measurements (PPMs), idling qubits, and patch rotations. Our numerical models are integrated within an end-to-end compilation pipeline. SPARO analyzes algorithm-specific bottlenecks arising from constraints such as limited routing areas or magic-state factory throughput. SPARO then dynamically allocates available hardware resources, balancing compute, routing, and magic-state distillation, to minimize space-time overhead and logical error rates for specific workloads. Our simulations demonstrate that SPARO effectively identifies critical resource trade-offs. When evaluated on benchmark circuits, SPARO identifies resource configurations achieving up to 51.11% logical error rate reductions for 433-qubit ADDER circuits when compared to state-of-the-art static layouts using an identical total resource budget. This dynamic approach enables effective co-optimization of PBC execution and surface-code architectures, significantly improving overall resource efficiency. SPARO will be open sourced.
• Abstract（参考訳）: 表面符号は量子誤り訂正(QEC)の先導的なアプローチであり、普遍的フォールトトレラント量子コンピューティング(FTQC)への道を提供する。 しかし、特に格子演算を伴うパウリベースの計算(PBC)を用いるアルゴリズムを効率的に実装するには、慎重にリソースを最適化する必要がある。 以前の作業では、静的レイアウトと単純なエラーモデルがよく使われていました。 これらは一般的に、アクティブな計算の完全なコストと動的な性質を捉えることができず、リソースのボトルネックと最適でないアーキテクチャ設計につながります。 そこで本研究では,SPAROについて紹介する。 SPAROは、アクティブなパウリベースの計算(PBC)演算を含む大規模な数値計算コーパスに基づく包括的な論理誤差モデルを備えており、その中には、パウリ製品計測(PPM)、アイドリングキュービット、パッチローテーションが含まれる。 私たちの数値モデルは、エンドツーエンドのコンパイルパイプラインに統合されます。 SPAROは、限られたルーティング領域やマジックステートファクトリスループットといった制約から生じるアルゴリズム固有のボトルネックを分析する。 次に、SPAROは利用可能なハードウェアリソースを動的に割り当て、計算、ルーティング、マジックステート蒸留をバランスさせ、特定のワークロードの時空オーバーヘッドと論理エラー率を最小限に抑える。 シミュレーションにより,SPAROが重要なリソースのトレードオフを効果的に識別できることが示されている。 ベンチマーク回路で評価すると、SPAROは433量子ADDER回路の51.11%の論理的エラー率削減を実現するリソース構成を、同じ全リソース予算を使った最先端の静的レイアウトと比較する。 この動的アプローチにより、PBC実行とサーフェスコードアーキテクチャの効果的な協調最適化が可能となり、全体のリソース効率が大幅に向上する。 SPAROはオープンソースになる。

関連論文リスト

• ZeroLM: Data-Free Transformer Architecture Search for Language Models [54.83882149157548]
  現在の自動プロキシ発見アプローチは、検索時間の拡張、データの過度なオーバーフィットへの感受性、構造的な複雑さに悩まされている。 本稿では,効率的な重み統計によるモデルキャパシティの定量化を目的とした,新しいゼロコストプロキシ手法を提案する。 本評価は,FlexiBERT ベンチマークで Spearman's rho 0.76 と Kendall's tau 0.53 を達成し,このアプローチの優位性を示すものである。
  論文  参考訳（メタデータ） (2025-03-24T13:11:22Z)
• Localized Physics-informed Gaussian Processes with Curriculum Training for Topology Optimization [3.6352820455705372]
  物理インフォームドガウス過程(GP)に基づく同時かつメッシュフリーなトポロジー最適化(TO)フレームワークを提案する。 我々のフレームワークは、カスタマイズされたディープニューラルネットワーク(DNN)を介してパラメータ化される共有のマルチアウトプット平均関数を持つGPプリエントを介して、すべての設計と状態変数を提供する。 我々のTOアプローチは、適切に定義された材料インターフェースを生成し、グローバルな最適性を促進するための継続特性を内蔵している。
  論文  参考訳（メタデータ） (2025-03-18T22:59:16Z)
• Transformer^-1: Input-Adaptive Computation for Resource-Constrained Deployment [3.6219999155937113]
  本稿では,動的シナリオ下でのディープラーニングモデルにおける固定計算パラダイムによる資源無駄に対処するためのTransformer$-1$アーキテクチャを提案する。 ベンチマークテストでは,標準的なTransformerと比較してFLOPを42.7%削減し,ピークメモリ使用率を3%削減した。 また,いくつかの自然言語処理タスクの実験を行い,資源効率の大幅な向上を実現した。
  論文  参考訳（メタデータ） (2025-01-26T15:31:45Z)
• AlphaRouter: Quantum Circuit Routing with Reinforcement Learning and Tree Search [14.46041554295883]
  本稿では,モンテカルロ木探索(MCTS)と強化学習(RL)を統合するソリューションを提案する。 我々のルータはAlpha RLと呼ばれ、現在の最先端のルーティング手法より優れており、最大20%のルーティングオーバーヘッドで量子プログラムを生成する。
  論文  参考訳（メタデータ） (2024-10-07T15:10:54Z)
• Resource Management and Circuit Scheduling for Distributed Quantum Computing Interconnect Networks [4.0985912998349345]
  分散量子コンピューティング(DQC)は、モノリシック量子プロセッサのスケーラビリティ制限を克服するための有望なアプローチとして登場した。 本稿では,このようなネットワークにおける資源割り当ての問題に対処し,量子ファーム環境における資源管理に焦点をあてる。 本稿では,QPU間通信遅延による劣化の最小化を目的とした,QPU割り当てのための多目的最適化アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-09-19T11:39:46Z)
• Learning Logic Specifications for Policy Guidance in POMDPs: an Inductive Logic Programming Approach [57.788675205519986]
  我々は任意の解法によって生成されるPOMDP実行から高品質なトレースを学習する。 我々は、データと時間効率のIndu Logic Programming(ILP)を利用して、解釈可能な信念に基づくポリシー仕様を生成する。 ASP(Answer Set Programming)で表現された学習は、ニューラルネットワークよりも優れた性能を示し、より少ない計算時間で最適な手作りタスクに類似していることを示す。
  論文  参考訳（メタデータ） (2024-02-29T15:36:01Z)
• Maximize to Explore: One Objective Function Fusing Estimation, Planning, and Exploration [87.53543137162488]
  我々はtextttMEX というオンライン強化学習(オンラインRL)フレームワークを提案する。 textttMEXは、自動的に探索エクスプロイトのバランスをとりながら、見積もりと計画コンポーネントを統合する。 様々な MuJoCo 環境では,ベースラインを安定的なマージンで上回り,十分な報酬を得られる。
  論文  参考訳（メタデータ） (2023-05-29T17:25:26Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)
• Efficient Micro-Structured Weight Unification and Pruning for Neural Network Compression [56.83861738731913]
  ディープニューラルネットワーク(DNN)モデルは、特にリソース制限されたデバイスにおいて、実用的なアプリケーションに不可欠である。 既往の非構造的あるいは構造化された重量刈り法は、推論を真に加速することはほとんど不可能である。 ハードウェア互換のマイクロ構造レベルでの一般化された重み統一フレームワークを提案し,高い圧縮と加速度を実現する。
  論文  参考訳（メタデータ） (2021-06-15T17:22:59Z)
• Reconfigurable Intelligent Surface Assisted Mobile Edge Computing with Heterogeneous Learning Tasks [53.1636151439562]
  モバイルエッジコンピューティング(MEC)は、AIアプリケーションに自然なプラットフォームを提供します。 再構成可能なインテリジェントサーフェス(RIS)の助けを借りて、MECで機械学習タスクを実行するインフラストラクチャを提示します。 具体的には,モバイルユーザの送信パワー,基地局のビームフォーミングベクトル,risの位相シフト行列を共同で最適化することにより,参加ユーザの学習誤差を最小化する。
  論文  参考訳（メタデータ） (2020-12-25T07:08:50Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。