論文の概要: TPM2.0-Supported Runtime Customizable TEE on FPGA-SoC with User-Controllable vTPM

• arxiv url: http://arxiv.org/abs/2505.12256v1
• Date: Sun, 18 May 2025 06:31:45 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-20 14:57:11.124206
• Title: TPM2.0-Supported Runtime Customizable TEE on FPGA-SoC with User-Controllable vTPM
• Title（参考訳）: ユーザ制御可能なvTPMを備えたFPGA-SoC上でのTPM2.0対応ランタイムカスタマイズ可能なTEE
• Authors: Jingkai Mao, Xiaolin Chang,
• Abstract要約: 本稿では,FPGA-SoC上でTPM 2.0ランタイム互換のカスタマイズ可能なTEEを構築するためのアプローチを提案する。 ランタイム中にIPを動的に計測、デプロイ、起動するために、カスタマイズ可能なFPGA-SoC TEEをサポートする。
• 参考スコア（独自算出の注目度）: 4.254099382808598
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Constructing a Trusted Execution Environment (TEE) on Field Programmable Gate Array System on Chip (FPGA-SoC) in Cloud can effectively protect users' private intel-lectual Property (IP) cores. In order to facilitate the wide-spread deployment of FPGA-SoC TEE, this paper proposes an approach for constructing a TPM 2.0-compatible runtime customizable TEE on FPGA-SoC. This approach leverages a user-controllable virtual Trusted Platform Module (vTPM) that integrates sensitive operations specific to FPGA-SoC TEE. It provides TPM 2.0 support for a customizable FPGA-SoC TEE to dynamically measure, deploy, and invoke IP during runtime. Our main contributions include: (i) Propose an FPGA-vTPM architecture that enables the TPM 2.0 specification support for FPGA-SoC TEE; (ii) Explore the utilization of FPGA-vTPM to dynamically measure, deploy, and invoke users' IPs on FPGA-SoC TEE; (iii) Extend the TPM command set to accommodate the sensitive operations of FPGA-SoC TEE, enabling users to perform sensitive tasks in a secure and verifiable manner according to the TPM 2.0 specification. We implement a prototype of TRCTEE on the Xilinx Zynq UltraScale+ MPSoC platform and conducted security analysis and performance evaluations to prove the practicality and enhanced security features of this approach.
• Abstract（参考訳）: クラウド上のField Programmable Gate Array System on Chip (FPGA-SoC)上にTrusted Execution Environment (TEE)を構築することで、ユーザのIPコアを効果的に保護することができる。 本稿では,FPGA-SoC TEEの広帯域展開を容易にするため,FPGA-SoC上でTPM 2.0互換ランタイムをカスタマイズ可能なTEEを構築するためのアプローチを提案する。 このアプローチでは、FPGA-SoC TEE固有の機密操作を統合する、ユーザ制御可能な仮想信頼プラットフォームモジュール(vTPM)を活用する。 ランタイム中にIPを動的に計測、デプロイ、起動するために、カスタマイズ可能なFPGA-SoC TEEをサポートする。 私たちの主な貢献は以下のとおりです。 i)FPGA-SoC TEEに対するTPM 2.0仕様サポートを実現するFPGA-vTPMアーキテクチャを提案する。 (II)FPGA-SoC TEE上のユーザのIPを動的に計測し、デプロイし、呼び出すFPGA-vTPMの利用を探る。 三 FPGA-SoC TEEの機密操作に対応するためにTPMコマンドセットを拡張し、TPM 2.0仕様に従って、ユーザがセキュアで検証可能な方法でセンシティブなタスクを実行できるようにする。 我々は,Xilinx Zynq UltraScale+ MPSoCプラットフォーム上でTRCTEEのプロトタイプを実装し,セキュリティ解析と性能評価を行い,本手法の実用性と強化されたセキュリティ機能を証明する。

関連論文リスト

• PUFBind: PUF-Enabled Lightweight Program Binary Authentication for FPGA-based Embedded Systems [5.8647828164413625]
  Schemeはプラットフォームに依存しないため、最大限の柔軟性を得るために"ベアメタル"モード(システムソフトウェアを必要としない)で動作することができる。 我々は,AMD/Xilinx FPGA上で,オープンソースのPicoBlazeマイクロコントローラを用いたプロトタイプ実装に成功した。
  論文  参考訳（メタデータ） (2025-01-14T06:12:36Z)
• T-Edge: Trusted Heterogeneous Edge Computing [11.859343440194944]
  本稿では,ARM/FPGA System-on-Chipプラットフォームのための実用的な信頼性の高い実行環境設計を提案する。 この設計はARM TrustZone内に専用のセキュリティコントローラを備え、FPGA再構成を監督し、CPUコアとFPGAファブリック間の通信を管理する。 自動プロトコル検証器であるProVerifを使用して,本質的なセキュリティ要件に対するコンプライアンスを検証する。
  論文  参考訳（メタデータ） (2024-12-18T14:45:07Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Embedded FPGA Developments in 130nm and 28nm CMOS for Machine Learning in Particle Detector Readout [0.7367855181841242]
  フィールドプログラマブルゲートアレイ(eFPGA)技術は、アプリケーション固有の集積回路(ASIC)の設計における再構成可能なロジックの実装を可能にする FABulous"と呼ばれるオープンソースのフレームワークは、130nmと28nmのCMOS技術ノードを用いたeFPGAの設計に使用された。 ソースにおけるセンサデータの削減のために設計された機械学習ベースの分類器を合成し、eFPGA上に構成した。
  論文  参考訳（メタデータ） (2024-04-26T20:59:23Z)
• Reconfigurable Distributed FPGA Cluster Design for Deep Learning Accelerators [59.11160990637615]
  エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。 提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
  論文  参考訳（メタデータ） (2023-05-24T16:08:55Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Towards Semantic Communication Protocols: A Probabilistic Logic Perspective [69.68769942563812]
  我々は,NPMを確率論理型言語ProbLogで記述された解釈可能なシンボルグラフに変換することによって構築された意味プロトコルモデル(SPM)を提案する。 その解釈性とメモリ効率を利用して、衝突回避のためのSPM再構成などのいくつかの応用を実演する。
  論文  参考訳（メタデータ） (2022-07-08T14:19:36Z)
• Proximal Policy Optimization-based Transmit Beamforming and Phase-shift Design in an IRS-aided ISAC System for the THz Band [90.45915557253385]
  テラヘルツ(THz)帯で動作するIRS支援統合センシング・通信(ISAC)システムを提案し,システム容量を最大化する。 透過ビームフォーミングと位相シフト設計はエルゴード制約を伴う普遍最適化問題に変換される。
  論文  参考訳（メタデータ） (2022-03-21T09:15:18Z)
• VAQF: Fully Automatic Software-hardware Co-design Framework for Low-bit Vision Transformer [121.85581713299918]
  量子化ビジョントランス(ViT)のためのFPGAプラットフォーム上で推論アクセラレータを構築するフレームワークVAQFを提案する。 モデル構造と所望のフレームレートから、VAQFはアクティベーションに必要な量子化精度を自動的に出力する。 FPGA上でのViTアクセラレーションに量子化が組み込まれたのはこれが初めてである。
  論文  参考訳（メタデータ） (2022-01-17T20:27:52Z)
• Accelerating complex control schemes on a heterogeneous MPSoC platform for quantum computing [1.1744028458220428]
  超伝導量子ビット(量子ビット)の制御と読み出しには、ギガヘルツ周波数とナノ秒精度のマイクロ波パルスが必要である。 これらのマイクロ波パルスを発生・解析するために,FPGAベースの多用途電子プラットフォームを開発した。 本稿では、Taskrunnerフレームワークのアーキテクチャとタイミングベンチマークを示し、量子コンピューティングの分野における応用について議論する。
  論文  参考訳（メタデータ） (2020-04-16T16:48:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。