論文の概要: Is Circuit Depth Accurate for Comparing Quantum Circuit Runtimes?
- arxiv url: http://arxiv.org/abs/2505.16908v1
- Date: Thu, 22 May 2025 17:09:43 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-05-23 17:12:48.481944
- Title: Is Circuit Depth Accurate for Comparing Quantum Circuit Runtimes?
- Title（参考訳）: 回路深度は量子回路ランタイムの比較に正確か?
- Authors: Matthew Tremba, Ji Liu, Paul Hovland,
- Abstract要約: ゲート・アウェア・ディープは、回路ランタイムを推定するために独自のゲートウェイトを使用する。
ゲート認識深度は全デバイスで最高精度を達成し、6デバイス中5デバイスで完全精度を100%達成した。
- 参考スコア（独自算出の注目度）: 8.018425937473268
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Although quantum circuit depth is commonly used to estimate differences in circuit runtimes, it overlooks a prevailing trait of current hardware implementation: different gates have different execution times. Consequently, the use of depth may lead to inaccurate comparisons of circuit runtimes, especially for circuits of similar scale. In this paper, we introduce an alternative metric, gate-aware depth, that uses unique gate weights, and investigate how its accuracy in comparing circuit runtimes compares to the existing metrics of traditional and multi-qubit circuit depth. To do so, we compiled a suite of 15 practical circuits using different algorithms and compared depths and runtimes between the compiled versions to determine how accurately the size of the change in depth approximated the size of the change in runtime, and how accurately the order of circuits by depth matched their order by runtime. When approximating the size of runtime changes, gate-aware depth decreased the approximation error by an average of 412 times relative to traditional depth and 124 times relative to multi-qubit depth. When matching the order of true runtimes, gate-aware depth achieved the highest accuracy on all devices and a perfect accuracy of 100% on five out of six devices. Additionally, we show that the optimal weights needed to achieve these accuracy improvements can be easily calculated using device gate times, and provide good general weight values for the IBM Eagle and Heron architectures.
- Abstract（参考訳）: 量子回路深度は、一般に回路ランタイムの違いを推定するために使用されるが、現在のハードウェア実装の一般的な特徴を見落としている。
その結果、特に類似のスケールの回路の場合、深度の使用は回路実行時の不正確な比較につながる可能性がある。
本稿では,ゲート重みを用いたゲート認識深度法を提案するとともに,従来の回路深度とマルチキュービット回路深度の比較における精度について検討する。
そこで我々は,異なるアルゴリズムを用いて15個の実用的な回路のスイートをコンパイルし,コンパイルしたバージョン間の深さと実行時間を比較して,深さの変化の大きさが実行時の変化の大きさをどの程度正確に近似するか,深度による回路の順序が実行時の順序とどの程度正確に一致しているかを判定した。
ランタイムサイズを近似すると,ゲート認識深度は従来の深さに対して平均412倍,マルチキュービット深度に対して平均124倍減少する。
真のランタイムの順序に合わせると、ゲート認識深度は全デバイスで最高精度を達成し、6デバイス中5デバイスで100%の完全精度を達成した。
さらに,これらの精度向上に必要な最適な重み付けは,デバイスゲート時間を用いて容易に計算でき,IBM Eagle および Heron アーキテクチャの一般的な重み付け値も良好であることを示す。
関連論文リスト
- Fast correlated decoding of transversal logical algorithms [67.01652927671279]
大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。
近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。
ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
論文 参考訳（メタデータ） (2025-05-19T18:00:00Z) - Realizing a Continuous Set of Two-Qubit Gates Parameterized by an Idle Time [34.99747682571461]
連続ゲートセットは、短期量子アルゴリズムの鍵となる要素である。
トランスモン量子ビットに作用する制御された任意の位相ゲートのハードウェア効率,連続的な集合を実証する。
このネイティブゲートセットは、深さを減らし、短期量子アルゴリズムの性能を向上させる可能性がある。
論文 参考訳（メタデータ） (2025-03-14T08:49:47Z) - Data Complexity Measures for Quantum Circuits Architecture Recommendation [55.74527632797241]
量子パラメトリック回路は、量子回路のサイズを減らす代替として構築される。
与えられた問題の最適回路を決定することは 未解決の問題です
本研究では,分類問題に対する量子回路レコメンデーションアーキテクチャを,データベースの複雑性尺度を用いて提案する。
論文 参考訳（メタデータ） (2025-02-21T01:17:24Z) - Efficient compilation of quantum circuits using multi-qubit gates [0.0]
本稿では,Ising型,長距離,マルチキュービット・エンタングリングゲートのシーケンスに一般回路分解を実装したコンパイル方式を提案する。
我々は,2量子ゲートを用いた従来の実現法と比較して,量子ボリュームの対数関係を20%$から25%$に改善することを示した。
論文 参考訳（メタデータ） (2025-01-28T19:08:13Z) - Deep Circuit Compression for Quantum Dynamics via Tensor Networks [0.4972323953932129]
本稿では,デジタル量子コンピュータ上でリアルタイムなシミュレーションが可能な圧縮回路を生成するためのコンパイルアルゴリズムを提案する。
与えられた深さについては、アルゴリズムは同じ深さの全てのトロッター化よりも正確である。
52-qubit 2D Transverse-Field IsingプロパゲータをIBM Heavy-Hexトポロジにコンパイルすることでこれを実証する。
論文 参考訳（メタデータ） (2024-09-24T18:00:05Z) - Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。
我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。
我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
論文 参考訳（メタデータ） (2023-04-10T23:01:10Z) - Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。
本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
論文 参考訳（メタデータ） (2022-06-10T10:54:46Z) - Locality-aware Qubit Routing for the Grid Architecture [1.4459640831465588]
本稿では,グラフ理論に基づく局所性を考慮した量子ビットルーティングアルゴリズムを提案する。
我々のアルゴリズムはグリッドとある種の"グリッドのような"アーキテクチャのために設計されている。
論文 参考訳（メタデータ） (2022-03-21T20:46:39Z) - OMPQ: Orthogonal Mixed Precision Quantization [64.59700856607017]
混合精度量子化は、ハードウェアの多重ビット幅演算を利用して、ネットワーク量子化の全ポテンシャルを解き放つ。
本稿では、整数プログラミングの損失と高い相関関係にあるネットワーク性の概念であるプロキシメトリックを最適化することを提案する。
このアプローチは、量子化精度にほとんど妥協することなく、検索時間と必要なデータ量を桁違いに削減する。
論文 参考訳（メタデータ） (2021-09-16T10:59:33Z) - Optimal qubit assignment and routing via integer programming [0.22940141855172028]
論理量子回路を2ビット接続に制限のあるハードウェアにマッピングする問題を考察する。
我々はこの問題を2変数のネットワークフロー定式化を用いて整数線形プログラムとしてモデル化する。
本稿では,回路の忠実度,全深度,クロストークの尺度などのコスト関数について考察する。
論文 参考訳（メタデータ） (2021-06-11T15:02:26Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳（メタデータ） (2020-07-29T05:26:19Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。