論文の概要: Deep Circuit Compression for Quantum Dynamics via Tensor Networks
- arxiv url: http://arxiv.org/abs/2409.16361v1
- Date: Tue, 24 Sep 2024 18:00:05 GMT
- ステータス: 処理完了
- システム内更新日: 2024-09-27 08:51:05.762249
- Title: Deep Circuit Compression for Quantum Dynamics via Tensor Networks
- Title（参考訳）: テンソルネットワークによる量子ダイナミクスの深部圧縮
- Authors: Joe Gibbs, Lukasz Cincio,
- Abstract要約: 本稿では,デジタル量子コンピュータ上でリアルタイムなシミュレーションが可能な圧縮回路を生成するためのコンパイルアルゴリズムを提案する。
与えられた深さについては、アルゴリズムは同じ深さの全てのトロッター化よりも正確である。
52-qubit 2D Transverse-Field IsingプロパゲータをIBM Heavy-Hexトポロジにコンパイルすることでこれを実証する。
- 参考スコア（独自算出の注目度）: 0.4972323953932129
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Dynamic quantum simulation is a leading application for achieving quantum advantage. However, high circuit depths remain a limiting factor on near-term quantum hardware. We present a compilation algorithm based on Matrix Product Operators for generating compressed circuits enabling real-time simulation on digital quantum computers, that for a given depth are more accurate than all Trotterizations of the same depth. By the efficient use of environment tensors, the algorithm is scalable in depth beyond prior work, and we present circuit compilations of up to 64 layers of $SU(4)$ gates. Surpassing only 1D circuits, our approach can flexibly target a particular quasi-2D gate topology. We demonstrate this by compiling a 52-qubit 2D Transverse-Field Ising propagator onto the IBM Heavy-Hex topology. For all circuit depths and widths tested, we produce circuits with smaller errors than all equivalent depth Trotter unitaries, corresponding to reductions in error by up to 4 orders of magnitude and circuit depth compressions with a factor of over 6.
- Abstract（参考訳）: 動的量子シミュレーションは、量子優位性を達成するための主要な応用である。
しかし、高回路深度は、短期量子ハードウェアの制限要因として残されている。
本稿では,デジタル量子コンピュータ上でリアルタイムシミュレーションが可能な圧縮回路を生成するための行列積演算子に基づくコンパイルアルゴリズムを提案する。
環境テンソルの効率的な利用により、アルゴリズムは以前の作業以上の深さでスケーラブルであり、最大64層までのSU(4)$ゲートの回路コンパイルを提示する。
1次元回路を超越して、我々は特定の準2次元ゲートトポロジーを柔軟に狙うことができる。
52-qubit 2D Transverse-Field IsingプロパゲータをIBM Heavy-Hexトポロジにコンパイルすることでこれを実証する。
全ての回路深さと幅について、等価深度トロッターユニタリよりも少ない誤差の回路を生成し、最大4桁の誤差の低減と6倍以上の回路深さの圧縮に対応する。
関連論文リスト
- On the Constant Depth Implementation of Pauli Exponentials [49.48516314472825]
任意の指数を$mathcalO(n)$ ancillae と 2体 XX と ZZ の相互作用を用いて一定深さの回路に分解する。
クビットリサイクルの恩恵を受ける回路の書き直し規則を導入し,本手法の正しさを実証する。
論文 参考訳（メタデータ） (2024-08-15T17:09:08Z) - Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。
本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-07-24T14:21:41Z) - A two-circuit approach to reducing quantum resources for the quantum lattice Boltzmann method [41.66129197681683]
CFD問題を解決するための現在の量子アルゴリズムは、単一の量子回路と、場合によっては格子ベースの方法を用いる。
量子格子ボルツマン法(QLBM)を用いた新しい多重回路アルゴリズムを提案する。
この問題は2次元ナビエ・ストークス方程式の流動関数-渦性定式化として鋳造され、2次元蓋駆動キャビティフローで検証および試験された。
論文 参考訳（メタデータ） (2024-01-20T15:32:01Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Robust sparse IQP sampling in constant depth [3.670008893193884]
NISQ(ノイズのある中間スケール量子)は、堅牢な量子優位性と完全なフォールトトレラント量子計算の証明のないアプローチである。
本稿では,最小限の誤差補正条件でノイズに頑健な証明可能な超多項式量子優位性を実現する手法を提案する。
論文 参考訳（メタデータ） (2023-07-20T09:41:08Z) - Efficient parallelization of quantum basis state shift [0.0]
我々は、異なる方向のシフトを並列に組み込むことで、状態シフトアルゴリズムを最適化する。
これにより、現在知られている方法と比較して量子回路の深さが大幅に減少する。
1次元および周期的なシフトに注目するが、より複雑なケースに拡張できる点に留意する。
論文 参考訳（メタデータ） (2023-04-04T11:01:08Z) - Approximate Quantum Compiling for Quantum Simulation: A Tensor Network based approach [1.237454174824584]
行列生成状態(MPS)から短深さ量子回路を生成する新しいアルゴリズムであるAQCtensorを導入する。
我々のアプローチは、量子多体ハミルトニアンの時間進化から生じる量子状態の準備に特化している。
100量子ビットのシミュレーション問題に対して、AQCtensorは、結果の最適化回路の深さの少なくとも1桁の縮小を実現していることを示す。
論文 参考訳（メタデータ） (2023-01-20T14:40:29Z) - Automatic Depth-Optimized Quantum Circuit Synthesis for Diagonal Unitary
Matrices with Asymptotically Optimal Gate Count [9.194399933498323]
特定のタスクのために量子回路を設計する際には、深さ/ゲート数を最適化することが非常に重要である。
本稿では,任意の対角ユニタリ行列に対する量子回路を自動生成する深度最適化合成アルゴリズムを提案する。
論文 参考訳（メタデータ） (2022-12-02T06:58:26Z) - Wide Quantum Circuit Optimization with Topology Aware Synthesis [0.8469686352132708]
ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。
我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
論文 参考訳（メタデータ） (2022-06-27T21:59:30Z) - Gaussian initializations help deep variational quantum circuits escape
from the barren plateau [87.04438831673063]
近年、変分量子回路は量子シミュレーションや量子機械学習に広く用いられている。
しかし、ランダムな構造を持つ量子回路は、回路深さと量子ビット数に関して指数関数的に消える勾配のため、トレーニング容易性が低い。
この結果、ディープ量子回路は実用的なタスクでは実現できないという一般的な信念が導かれる。
論文 参考訳（メタデータ） (2022-03-17T15:06:40Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳（メタデータ） (2020-07-29T05:26:19Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。