論文の概要: Is Circuit Depth Accurate for Comparing Quantum Circuit Runtimes?

• arxiv url: http://arxiv.org/abs/2505.16908v2
• Date: Thu, 24 Jul 2025 16:44:04 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-07-25 15:10:41.523766
• Title: Is Circuit Depth Accurate for Comparing Quantum Circuit Runtimes?
• Title（参考訳）: 回路深度は量子回路ランタイムの比較に正確か?
• Authors: Matthew Tremba, Paul Hovland, Ji Liu,
• Abstract要約: ゲート認識深度は、アーキテクチャの平均ゲート実行時間を使用して、ゲートのランタイムへのコントリビューションを重み付けます。 ゲート認識深度はタスク(1)における予測の平均相対誤差を68回と18回減少させる。
• 参考スコア（独自算出の注目度）: 8.018425937473268
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Although quantum circuit depth is commonly used to approximate circuit runtimes, it overlooks a prevailing trait of current hardware implementation: different gates have different execution times. Recognizing the potential for discrepancies, we investigate depth's accuracy for comparing runtimes between compiled versions of the same circuit. In particular, we assess the accuracy of traditional and multi-qubit depth for (1) predicting relative differences in runtime and (2) identifying compiled circuit version(s) with the shortest runtime. Finding that circuit depth is not accurate for either task, we introduce a new metric, gate-aware depth, that weights gates' contributions to runtime using an architecture's average gate execution times. Using average gate times allows gate-aware depth to capture variations by gate type without requiring exact knowledge of all gate times, increasing accuracy while maintaining portability across devices of the same architecture. Compared to traditional and multi-qubit depth, gate-aware depth reduces the average relative error of predictions in task (1) by 68 and 18 times and increases the average number of correct identifications in task (2) by 20 and 43 percentage points, respectively. Finally, we provide gate-aware depth weight configurations for current IBM Eagle and Heron architectures.
• Abstract（参考訳）: 量子回路深度は一般に回路ランタイムの近似に使用されるが、現在のハードウェア実装の一般的な特徴を見落としている。 差分の可能性を認識し、同一回路のコンパイルされたバージョン間の実行時間を比較するための深さの精度について検討する。 特に,(1)実行時の相対的な差を予測し,(2)コンパイルされた回路のバージョンを最短のランタイムで識別する上で,従来のマルチキュービット深さの精度を評価する。 いずれのタスクにも回路深度が正確でないことを確認するため,アーキテクチャの平均ゲート実行時間を用いて,ゲートのランタイムへの寄与を重み付けする,ゲート認識深度という新たな指標を導入する。 平均ゲートタイムを使用することで、ゲートタイプによる変動を正確に知ることなく、ゲートタイプで捉えることができ、同じアーキテクチャのデバイス間でポータビリティを維持しながら、精度を高めることができる。 従来とマルチキュービットの深さと比較して、ゲート認識深度はタスク(1)における予測の平均相対誤差を68倍と18倍に減らし、タスク(2)における正しい識別の平均回数を20倍と43ポイントに減らした。 最後に、現在のIBM EagleおよびHeronアーキテクチャに対して、ゲート対応の深さ重み設定を提供する。

関連論文リスト

• Average-computation benchmarking for local expectation values in digital quantum devices [0.0]
  対象の計算をその変種と組み合わせ、平均化すると古典的に解ける相関関数を実現できるスキームを導入する。 この変種は、ゲートを古典的にシミュレート可能なセットに単純化することなく、回路構造と深さを正確に保存する。 平均計算期待値の推定には,限られた数の異なる回路の実現しか必要としないことを示す。
  論文  参考訳（メタデータ） (2025-07-24T18:00:27Z)
• Fast correlated decoding of transversal logical algorithms [67.01652927671279]
  大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。 近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。 ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
  論文  参考訳（メタデータ） (2025-05-19T18:00:00Z)
• Realizing a Continuous Set of Two-Qubit Gates Parameterized by an Idle Time [34.99747682571461]
  連続ゲートセットは、短期量子アルゴリズムの鍵となる要素である。 トランスモン量子ビットに作用する制御された任意の位相ゲートのハードウェア効率,連続的な集合を実証する。 このネイティブゲートセットは、深さを減らし、短期量子アルゴリズムの性能を向上させる可能性がある。
  論文  参考訳（メタデータ） (2025-03-14T08:49:47Z)
• Data Complexity Measures for Quantum Circuits Architecture Recommendation [55.74527632797241]
  量子パラメトリック回路は、量子回路のサイズを減らす代替として構築される。 与えられた問題の最適回路を決定することは 未解決の問題です 本研究では,分類問題に対する量子回路レコメンデーションアーキテクチャを,データベースの複雑性尺度を用いて提案する。
  論文  参考訳（メタデータ） (2025-02-21T01:17:24Z)
• Position-aware Automatic Circuit Discovery [59.64762573617173]
  我々は既存の回路探索手法のギャップを同定し、モデル成分を入力位置間で等しく関連するものとして扱う。 可変長例を含むタスクであっても,回路に位置性を組み込むための2つの改良を提案する。 提案手法により, 位置感応回路の完全自動検出が可能となり, 従来よりも回路サイズと忠実度とのトレードオフが良好になる。
  論文  参考訳（メタデータ） (2025-02-07T00:18:20Z)
• Efficient compilation of quantum circuits using multi-qubit gates [0.0]
  本稿では,Ising型,長距離,マルチキュービット・エンタングリングゲートのシーケンスに一般回路分解を実装したコンパイル方式を提案する。 我々は,2量子ゲートを用いた従来の実現法と比較して,量子ボリュームの対数関係を20%$から25%$に改善することを示した。
  論文  参考訳（メタデータ） (2025-01-28T19:08:13Z)
• Deep Circuit Compression for Quantum Dynamics via Tensor Networks [0.4972323953932129]
  本稿では,デジタル量子コンピュータ上でリアルタイムなシミュレーションが可能な圧縮回路を生成するためのコンパイルアルゴリズムを提案する。 与えられた深さについては、アルゴリズムは同じ深さの全てのトロッター化よりも正確である。 52-qubit 2D Transverse-Field IsingプロパゲータをIBM Heavy-Hexトポロジにコンパイルすることでこれを実証する。
  論文  参考訳（メタデータ） (2024-09-24T18:00:05Z)
• Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
  我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。 我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。 我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
  論文  参考訳（メタデータ） (2023-04-10T23:01:10Z)
• Comparing planar quantum computing platforms at the quantum speed limit [0.0]
  我々は、中性原子および超伝導量子ビットにおける現実的な2量子および多量子ゲート実装のための量子速度制限(QSL)の理論最小ゲート時間の比較を示す。 我々はこれらの量子アルゴリズムを、標準ゲートモデルとパリティマッピングの両方において、回路実行時間とゲート数の観点から解析する。
  論文  参考訳（メタデータ） (2023-04-04T12:47:00Z)
• Constant Depth Code Deformations in the Parity Architecture [0.0]
  本稿では,パリティアーキテクチャにおける任意の量子状態を一定回路深さで符号化・復号するプロトコルを提案する。 提案手法は,量子フーリエ変換の実装の深さを2倍に抑えることができることを示す。
  論文  参考訳（メタデータ） (2023-03-15T13:15:26Z)
• Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
  従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。 本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
  論文  参考訳（メタデータ） (2022-06-10T10:54:46Z)
• Locality-aware Qubit Routing for the Grid Architecture [1.4459640831465588]
  本稿では,グラフ理論に基づく局所性を考慮した量子ビットルーティングアルゴリズムを提案する。 我々のアルゴリズムはグリッドとある種の"グリッドのような"アーキテクチャのために設計されている。
  論文  参考訳（メタデータ） (2022-03-21T20:46:39Z)
• OMPQ: Orthogonal Mixed Precision Quantization [64.59700856607017]
  混合精度量子化は、ハードウェアの多重ビット幅演算を利用して、ネットワーク量子化の全ポテンシャルを解き放つ。 本稿では、整数プログラミングの損失と高い相関関係にあるネットワーク性の概念であるプロキシメトリックを最適化することを提案する。 このアプローチは、量子化精度にほとんど妥協することなく、検索時間と必要なデータ量を桁違いに削減する。
  論文  参考訳（メタデータ） (2021-09-16T10:59:33Z)
• Optimal qubit assignment and routing via integer programming [0.22940141855172028]
  論理量子回路を2ビット接続に制限のあるハードウェアにマッピングする問題を考察する。 我々はこの問題を2変数のネットワークフロー定式化を用いて整数線形プログラムとしてモデル化する。 本稿では,回路の忠実度,全深度,クロストークの尺度などのコスト関数について考察する。
  論文  参考訳（メタデータ） (2021-06-11T15:02:26Z)
• Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
  本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。 後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。 近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
  論文  参考訳（メタデータ） (2020-07-29T05:26:19Z)
• Improving the Performance of Deep Quantum Optimization Algorithms with Continuous Gate Sets [47.00474212574662]
  変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。 本稿では,QAOAの回路深度依存性能について実験的に検討する。 この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
  論文  参考訳（メタデータ） (2020-05-11T17:20:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。