論文の概要: ARIANNA: An Automatic Design Flow for Fabric Customization and eFPGA Redaction
- arxiv url: http://arxiv.org/abs/2506.00857v1
- Date: Sun, 01 Jun 2025 06:35:40 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-06-05 04:22:50.6852
- Title: ARIANNA: An Automatic Design Flow for Fabric Customization and eFPGA Redaction
- Title（参考訳）: ARIANNA: ファブリックカスタマイズとeFPGAリアクションのための自動設計フロー
- Authors: Luca Collini, Jitendra Bhandari, Chiara Muscari Tomajoli, Abdul Khader Thalakkattu Moosa, Benjamin Tan, Xifan Tang, Pierre-Emmanuel Gaillardon, Ramesh Karri, Christian Pilato,
- Abstract要約: ARIANNAはすべての段階においてデザイナを支援する完全なフローである。
本報告では, 織物の安全性評価を行い, 新規な製布流の調整方法について述べる。
その結果、ARIANNAを使用してリアクションファブリックをカスタマイズすると、オーバーヘッドが最大3.3倍、eFPGAファブリックの利用率が4倍になることがわかった。
- 参考スコア（独自算出の注目度）: 12.725679435766228
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In the modern global Integrated Circuit (IC) supply chain, protecting intellectual property (IP) is a complex challenge, and balancing IP loss risk and added cost for theft countermeasures is hard to achieve. Using embedded configurable logic allows designers to completely hide the functionality of selected design portions from parties that do not have access to the configuration string (bitstream). However, the design space of redacted solutions is huge, with trade-offs between the portions selected for redaction and the configuration of the configurable embedded logic. We propose ARIANNA, a complete flow that aids the designer in all the stages, from selecting the logic to be hidden to tailoring the bespoke fabrics for the configurable logic used to hide it. We present a security evaluation of the considered fabrics and introduce two heuristics for the novel bespoke fabric flow. We evaluate the heuristics against an exhaustive approach. We also evaluate the complete flow using a selection of benchmarks. Results show that using ARIANNA to customize the redaction fabrics yields up to 3.3x lower overheads and 4x higher eFPGA fabric utilization than a one-fits-all fabric as proposed in prior works.
- Abstract（参考訳）: 現代のグローバル集積回路(IC)サプライチェーンでは、知的財産権(IP)を保護することが複雑であり、IP損失リスクと盗難対策のための追加コストのバランスをとることは困難である。
組み込み構成可能なロジックを使用することで、設計者は選択した設計部分の機能を、設定文字列(bitstream)にアクセスできないパーティから完全に隠すことができる。
しかし、リアクションに選択された部分と構成可能な組込みロジックの構成との間にはトレードオフがあるため、リアクションされたソリューションの設計空間は巨大である。
ARIANNAは,設計者が隠れるロジックを選択することや,隠すのに使用する構成可能なロジックをカスタマイズすることから,設計者を支援する完全なフローである。
本稿では, 検討された織物の安全性評価を行い, 新規な織物流動に対する2つのヒューリスティックスを紹介する。
我々は徹底的なアプローチに対するヒューリスティックスを評価する。
また,ベンチマークによる全フローの評価も行った。
以上の結果から,ARIANNAを用いてリアクションファブリックをカスタマイズすると,従来提案されていた1フィットのファブリックよりもオーバーヘッドが最大3.3倍,EFPGAファブリックの利用率が4倍になることがわかった。
関連論文リスト
- Hardware/Software Co-Design of RISC-V Extensions for Accelerating Sparse DNNs on FPGAs [1.4225653519332482]
半構造化および非構造化の空間を含むDNNモデルの高速化のための新しいRISC-V拡張を提案する。
我々の設計では、小さなFPGA上でもDNNを加速できるように、少数のFPGAリソースを消費する。
キーワードスポッティング、画像分類、人物検出など、標準のTinyMLアプリケーションに対して、我々の設計をベンチマークする。
論文 参考訳（メタデータ） (2025-04-28T10:19:39Z) - Variability-Driven User-Story Generation using LLM and Triadic Concept Analysis [79.17703556418292]
要件に対して広く使用されているアジャイルプラクティスは、ユーザストーリ(アジャイルプロダクトバックログとも呼ばれる)のセットを作成することです。
ソフトウェア製品ライン(Software Product Lines)の文脈では、同様のシステムのファミリーの要件は、システムごとに1つのユーザストーリーセットのファミリーである。
我々は,新しいシステムを開発するのに必要なユーザ・ストーリー・セットを提案するために,TCAとLLMを組み合わせる。
論文 参考訳（メタデータ） (2025-04-11T16:15:27Z) - AnyRefill: A Unified, Data-Efficient Framework for Left-Prompt-Guided Vision Tasks [116.8706375364465]
本稿では,多様な参照型視覚タスクに対処するため,新しいLPG(Left-Prompt-Guided)パラダイムを提案する。
本稿では,テキスト・ツー・イメージ(T2I)モデルを様々な視覚タスクに効果的に適用するAnyRefillを提案する。
論文 参考訳（メタデータ） (2025-02-16T15:12:40Z) - Automated and Holistic Co-design of Neural Networks and ASICs for Enabling In-Pixel Intelligence [4.063480188363124]
放射能検出のための可読ASICなどの極端エッジAIシステムは、厳密なハードウェア制約の下で動作しなければならない。
理想的なソリューションを見つけることは、爆発的に拡張されたデザイン空間から最適なAIとASIC設計の選択を特定することを意味する。
論文 参考訳（メタデータ） (2024-07-18T17:58:05Z) - Neural Packing: from Visual Sensing to Reinforcement Learning [24.35678534893451]
本稿では,3DでTAP(Transport-and-packing)問題を解決するための新しい学習フレームワークを提案する。
RGBDセンシングと認識による入力オブジェクトの部分的な観察から、ロボットモーション計画による最終ボックス配置に至るまで、完全なソリューションパイプラインを構成し、ターゲットコンテナ内のコンパクトパッキングに到達する。
論文 参考訳（メタデータ） (2023-10-17T02:42:54Z) - A Logic Programming Approach to Global Logistics in a Co-Design
Environment [0.0]
本稿では,旅客機構築のためのグローバルロジスティクスシステムの構築と最適化の課題について考察する。
問題の製品は、世界中の複数の場所で製造される複数の部品からなる航空機である。
目標は、産業システムの要件を考慮して航空機を構築するための最適な方法を見つけることである。
論文 参考訳（メタデータ） (2023-08-30T09:06:34Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - Multi-Agent Reinforcement Learning for Microprocessor Design Space
Exploration [71.95914457415624]
マイクロプロセッサアーキテクトは、高性能でエネルギー効率の追求において、ドメイン固有のカスタマイズにますます頼っている。
この問題に対処するために,Multi-Agent RL (MARL) を利用した別の定式化を提案する。
評価の結果,MARLの定式化は単エージェントRLのベースラインよりも一貫して優れていた。
論文 参考訳（メタデータ） (2022-11-29T17:10:24Z) - TAFA: Design Automation of Analog Mixed-Signal FIR Filters Using Time
Approximation Architecture [0.0]
デジタル回路のCADサポートにより,デジタル有限インパルス応答(FIR)フィルタの設計は完全に合成可能である。
アナログ混合信号(AMS)フィルタの設計は、アーキテクチャの選択、スキーマ設計、レイアウトを含む手作業によるものである。
本研究は, 時間近似アーキテクチャを用いて, AMS FIRフィルタ設計を自動化するシステム設計手法を提案する。
論文 参考訳（メタデータ） (2021-12-15T01:47:35Z) - Connection Sensitivity Matters for Training-free DARTS: From
Architecture-Level Scoring to Operation-Level Sensitivity Analysis [32.94768616851585]
最近提案されたトレーニングフリーNAS手法は、トレーニングフェーズを放棄し、優れたアーキテクチャを識別するためのスコアとして、さまざまなゼロコストプロキシを設計する。
本稿では, DARTSにおける操作重要度を, パラメータ集中バイアスを回避して, トレーニング不要な方法で適切に測定できるか, という問題を提起する。
ZEROSをNASに活用するための反復的かつデータに依存しない手法を考案することにより、新しい試行は自由微分型アーキテクチャサーチ(FreeDARTS)と呼ばれるフレームワークに繋がる。
論文 参考訳（メタデータ） (2021-06-22T04:40:34Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。