論文の概要: Presto: Hardware Acceleration of Ciphers for Hybrid Homomorphic Encryption
- arxiv url: http://arxiv.org/abs/2507.00367v1
- Date: Tue, 01 Jul 2025 01:48:28 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-07-03 14:22:59.156844
- Title: Presto: Hardware Acceleration of Ciphers for Hybrid Homomorphic Encryption
- Title（参考訳）: Presto: ハイブリッド同型暗号化のための暗号のハードウェア高速化
- Authors: Yeonsoo Jeon, Mattan Erez, Michael Orshansky,
- Abstract要約: HHE(Hybrid Homomorphic Encryption)は、HHEのクライアントサーバ展開において重要な暗号拡張を削減するために、対称鍵と同型暗号化を組み合わせる。
我々は、CKKSをターゲットとする2つのHHE暗号、HERAとRubatoのハードウェアアクセラレータを開発し、評価する。
- 参考スコア（独自算出の注目度）: 0.8982938200941091
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Hybrid Homomorphic Encryption (HHE) combines symmetric key and homomorphic encryption to reduce ciphertext expansion crucial in client-server deployments of HE. Special symmetric ciphers, amenable to efficient HE evaluation, have been developed. Their client-side deployment calls for performant and energy-efficient implementation, and in this paper we develop and evaluate hardware accelerators for the two known CKKS-targeting HHE ciphers, HERA and Rubato. We design vectorized and overlapped functional modules. The design exploits transposition-invariance property of the MixColumns and MixRows function and alternates the order of intermediate state to eliminate bubbles in stream key generation, improving latency and throughput. We decouple the RNG and key computation phases to hide the latency of RNG and to reduce the critical path in FIFOs, achieving higher operating frequency. We implement the accelerator on an AMD Virtex UltraScale+ FPGA. Both Rubato and HERA achieve a 6x improvement in throughput compared to the software implementation. In terms of latency, Rubato achieves a 5x reduction, while HERA achieves a 3x reduction. Additionally, our hardware implementations reduce energy consumption by 75x for Rubato and 47x for HERA compared to their software implementation.
- Abstract（参考訳）: HHE(Hybrid Homomorphic Encryption)は、HHEのクライアントサーバ展開において重要な暗号拡張を減らすために、対称鍵と同型暗号化を組み合わせる。
高速なHE評価が可能な特殊な対称暗号を開発した。
本報告では, CKKS をターゲットとした HHE 暗号 HERA と Rubato のハードウェアアクセラレータの開発と評価を行う。
ベクトル化および重なり合う機能モジュールを設計する。
この設計では、MixColumnsとMixRows関数のトランスポジション不変性を活用し、中間状態の順序を交換してストリームキー生成時のバブルを除去し、レイテンシとスループットを向上させる。
我々は、RNGとキー計算フェーズを分離し、RNGの遅延を隠蔽し、FIFOの臨界経路を小さくし、高い動作周波数を実現する。
このアクセラレータをAMD Virtex UltraScale+FPGA上で実装する。
Rubato と HERA はいずれも,ソフトウェア実装の6倍のスループット向上を実現している。
レイテンシの面では、Rubatoは5倍の削減を実現し、HERAは3倍の削減を実現している。
さらに,我々のハードウェア実装は,ソフトウェア実装と比較して,Rubatoの75倍,HERAの47倍のエネルギー消費削減を実現している。
関連論文リスト
- Cost-Effective Optimization and Implementation of the CRT-Paillier Decryption Algorithm for Enhanced Performance [0.0]
本稿では,eCRT-Paillier復号アルゴリズムを提案する。
これらの2つの改善により、CRT-Paillier復号アルゴリズムの後処理において、50%のモジュラ乗算と60%の判定操作が削減された。
評価のために、Xilinx Virtex-7 FPGAにMESAという高スループットで効率的なPaillierアクセラレータを実装した。
論文 参考訳（メタデータ） (2025-06-22T08:06:36Z) - ABC-FHE : A Resource-Efficient Accelerator Enabling Bootstrappable Parameters for Client-Side Fully Homomorphic Encryption [0.8795040582681392]
ホモモルフィック暗号化(FHE)は、暗号化されたデータの連続的な計算を可能にする。
FHEアクセラレータの最近の進歩はサーバサイドのパフォーマンス改善に成功しているが、クライアントサイドの計算はボトルネックのままである。
我々はABC-FHEを提案する。ABC-FHEは、クライアント側でブートストラップ可能なパラメータをサポートする、面積効率と電力効率のよいFHEアクセラレータである。
論文 参考訳（メタデータ） (2025-06-10T05:37:31Z) - Compile-Time Fully Homomorphic Encryption of Vectors: Eliminating Online Encryption via Algebraic Basis Synthesis [1.3824176915623292]
暗号文は、事前計算された暗号化ベースベクターとランタイムスケールの0の暗号化を組み合わせた構成である。
ランダム化された$mathbbZ_t$-加群として定式化し、標準仮定の下でIND-CPAセキュリティを満たすことを証明した。
ゼロのランダムな暗号のプールを必要とする以前の設計とは異なり、我々の構成は実行時に新しいスカラーによって乗算された1つのゼロ暗号文を用いて等価なセキュリティを実現する。
論文 参考訳（メタデータ） (2025-05-19T00:05:18Z) - DDT: Decoupled Diffusion Transformer [51.84206763079382]
拡散変換器はノイズの多い入力を符号化し、意味成分を抽出し、同じモジュールで高い周波数をデコードする。
textbfcolorddtDecoupled textbfcolorddtTransformer(textbfcolorddtDDT)
textbfcolorddtTransformer(textbfcolorddtDDT)
textbfcolorddtTransformer(textbfcolorddtDDT)
論文 参考訳（メタデータ） (2025-04-08T07:17:45Z) - Taiyi: A high-performance CKKS accelerator for Practical Fully Homomorphic Encryption [9.21642556888646]
新たな暗号理論であるFully Homomorphic Encryptionは、重大なセキュリティ上の利点を提供するが、性能上のオーバーヘッドによって妨げられる。
一連の加速器の設計により、FHEアプリケーションの性能が大幅に向上し、現実の応用に近づいた。
これらのアクセラレーターは、大きなオンチップメモリと領域に関連する課題に直面します。
従来の最先端設計との比較評価では1.5倍の性能向上を示し、オーバヘッドを15.7%削減している。
論文 参考訳（メタデータ） (2024-03-15T10:51:07Z) - SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。
SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。
実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
論文 参考訳（メタデータ） (2023-09-27T05:19:32Z) - GME: GPU-based Microarchitectural Extensions to Accelerate Homomorphic Encryption [33.87964584665433]
ホモモルフィック暗号化(FHE)は、暗号化データを復号することなく処理することができる。
FHEは、平文データを使った同じ計算と比較して最大5桁のスローダウンを導入している。
本稿では,3つのキーとなるマイクロアーキテクチャ拡張と,現在のAMD CDNA GPUアーキテクチャへのコンパイル時間最適化を組み合わせたGMEを提案する。
論文 参考訳（メタデータ） (2023-09-20T01:50:43Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy
Physics [45.666822327616046]
本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。
LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
論文 参考訳（メタデータ） (2022-09-28T12:55:35Z) - Lossless Acceleration for Seq2seq Generation with Aggressive Decoding [74.12096349944497]
アグレッシブデコーディング(Aggressive Decoding)は、セq2seq生成のための新しいデコーディングアルゴリズムである。
提案手法は, 自己回帰復号法と比較し, 同一(あるいは良好な)生成を実現することを目的としている。
複数のSeq2seqタスクにおいて、GPU上で最も人気のある6層トランスフォーマーモデル上で、攻撃的デコーディングをテストする。
論文 参考訳（メタデータ） (2022-05-20T17:59:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。