論文の概要: A Near-Cache Architectural Framework for Cryptographic Computing

• arxiv url: http://arxiv.org/abs/2509.23179v1
• Date: Sat, 27 Sep 2025 08:15:17 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-07 17:00:16.255068
• Title: A Near-Cache Architectural Framework for Cryptographic Computing
• Title（参考訳）: 暗号コンピューティングのためのニアキャッシュアーキテクチャフレームワーク
• Authors: Jingyao Zhang, Elaheh Sadredini,
• Abstract要約: ポスト量子暗号アルゴリズムは、公開鍵と署名を使い、前量子暗号で使われるものよりも3〜9ドル長い。 私たちの分析で明らかになった重要なボトルネックは、キャッシュ帯域幅です。 この制限は、オンチップイン/ニアキャッシュコンピューティングの採用を動機付けている。
• 参考スコア（独自算出の注目度）: 2.1893572076171526
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Recent advancements in post-quantum cryptographic algorithms have led to their standardization by the National Institute of Standards and Technology (NIST) to safeguard information security in the post-quantum era. These algorithms, however, employ public keys and signatures that are 3 to 9$\times$ longer than those used in pre-quantum cryptography, resulting in significant performance and energy efficiency overheads. A critical bottleneck identified in our analysis is the cache bandwidth. This limitation motivates the adoption of on-chip in-/near-cache computing, a computing paradigm that offers high-performance, exceptional energy efficiency, and flexibility to accelerate post-quantum cryptographic algorithms. Our analysis of existing works reveals challenges in integrating in-/near-cache computing into modern computer systems and performance limitations due to external bandwidth limitation, highlighting the need for innovative solutions that can seamlessly integrate into existing systems without performance and energy efficiency issues. In this paper, we introduce a near-cache-slice computing paradigm with support of customization and virtual address, named Crypto-Near-Cache (CNC), designed to accelerate post-quantum cryptographic algorithms and other applications. By placing SRAM arrays with bitline computing capability near cache slices, high internal bandwidth and short data movement are achieved with native support of virtual addressing. An ISA extension to facilitate CNC is also proposed, with detailed discussion on the implementation aspects of the core/cache datapath.
• Abstract（参考訳）: ポスト量子暗号アルゴリズムの最近の進歩は、国家標準技術研究所(NIST)によって、ポスト量子時代の情報セキュリティを保護するための標準化につながっている。 しかし、これらのアルゴリズムは公開鍵とシグネチャを使用し、前量子暗号で使われるものよりも3〜9$\times$長く、性能とエネルギー効率の面で大きなオーバーヘッドをもたらす。 私たちの分析で明らかになった重要なボトルネックは、キャッシュ帯域幅です。 この制限は、量子後暗号アルゴリズムを高速化するための高性能、例外的なエネルギー効率、柔軟性を提供するコンピューティングパラダイムであるオンチップイン/ニアキャッシュコンピューティングの採用を動機付けている。 既存のコンピュータシステムにイン/ニアキャッシュコンピューティングを統合する際の課題と,外部帯域制限による性能制限を明らかにし,性能やエネルギー効率の問題を伴わずに既存のシステムにシームレスに統合できる革新的なソリューションの必要性を浮き彫りにした。 本稿では,CNC(Crypto-Near-Cache)と呼ばれる,カスタマイズと仮想アドレスをサポートする近キャッシュ・スライスコンピューティングのパラダイムを提案する。 キャッシュスライス付近にビット線演算機能を備えたSRAMアレイを配置することにより、仮想アドレス処理をネイティブにサポートすることで、内部帯域幅と短いデータ移動を実現する。 CNCを促進するISA拡張も提案されており、コア/キャッシュデータパスの実装面について詳細な議論がなされている。

関連論文リスト

• A Closeness Centrality-based Circuit Partitioner for Quantum Simulations [1.8202149041424323]
  高性能コンピューティングシステム上での量子回路(QC)のシミュレーションは,現在の量子ハードウェアの限界にもかかわらず,アルゴリズムをベンチマークし,大規模量子計算の可能性を探るための重要な方法となっている。 我々は,大規模QCに対して,フレキシブルコードジェネレータとともに効率的なパーティショニングスキームを提供するエンドツーエンドフレームワークを導入し,計算ノード間のデータ移動を最小限に抑えるポータブルソリューションを提供する。
  論文  参考訳（メタデータ） (2025-09-17T15:38:25Z)
• Partial Blind Quantum Computation: A Framework for Selective Circuit Protection [0.5755004576310334]
  Universal Blind Quantum Computationプロトコルにより、限られた量子リソースを持つクライアントは、入力と回路の詳細の両方を隠蔽しながら計算をデリゲートできる。 UBQCを量子回路全体に均一に適用すると、追加の量子リソースと計算オーバーヘッドが発生する。 本稿では,量子回路の臨界成分のみを対象とするUBQCの選択的応用を提案する。
  論文  参考訳（メタデータ） (2025-03-13T03:31:12Z)
• QuantCache: Adaptive Importance-Guided Quantization with Hierarchical Latent and Layer Caching for Video Generation [84.91431271257437]
  Diffusion Transformers (DiTs) はビデオ生成において支配的なアーキテクチャとして登場した。 DiTには、計算コストやメモリコストの増大など、大きな欠点がある。 我々は,新しいトレーニングフリー推論アクセラレーションフレームワークQuantCacheを提案する。
  論文  参考訳（メタデータ） (2025-03-09T10:31:51Z)
• Quantum-Safe integration of TLS in SDN networks [0.0]
  量子セーフ暗号への移行は、今後10年で重要になる。 我々は、古典的、量子的、ポスト量子暗号をハイブリッド化する基盤としてTransport Layer Securityを選択しました。 このアプローチのパフォーマンスは、デプロイされた運用インフラストラクチャを使用して実証されている。
  論文  参考訳（メタデータ） (2025-02-24T14:35:56Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• Iterative Qubits Management for Quantum Index Searching in a Hybrid System [56.39703478198019]
  IQuCSは、量子古典ハイブリッドシステムにおけるインデックス検索とカウントを目的としている。 我々はQiskitでIQuCSを実装し、集中的な実験を行う。 その結果、量子ビットの消費を最大66.2%削減できることが示されている。
  論文  参考訳（メタデータ） (2022-09-22T21:54:28Z)
• PolyMPCNet: Towards ReLU-free Neural Architecture Search in Two-party Computation Based Private Inference [23.795457990555878]
  プライバシー保護型ディープラーニング(DL)計算を可能にするために,セキュアなマルチパーティ計算(MPC)が議論されている。 MPCは計算オーバーヘッドが非常に高く、大規模システムではその人気を阻害する可能性がある。 本研究では,MPC比較プロトコルとハードウェアアクセラレーションの協調オーバーヘッド削減のための,PolyMPCNetという体系的なフレームワークを開発する。
  論文  参考訳（メタデータ） (2022-09-20T02:47:37Z)
• Distributed Reinforcement Learning for Privacy-Preserving Dynamic Edge Caching [91.50631418179331]
  MECネットワークにおけるデバイスのキャッシュヒット率を最大化するために,プライバシ保護型分散ディープポリシー勾配(P2D3PG)を提案する。 分散最適化をモデルフリーなマルコフ決定プロセス問題に変換し、人気予測のためのプライバシー保護フェデレーション学習手法を導入する。
  論文  参考訳（メタデータ） (2021-10-20T02:48:27Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。