論文の概要: Fault-tolerant interfaces for modular quantum computing on diverse qubit platforms

• arxiv url: http://arxiv.org/abs/2510.05221v1
• Date: Mon, 06 Oct 2025 18:00:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-08 17:57:07.925692
• Title: Fault-tolerant interfaces for modular quantum computing on diverse qubit platforms
• Title（参考訳）: 多様な量子ビットプラットフォーム上のモジュラ量子コンピューティングのためのフォールトトレラントインタフェース
• Authors: Frederik K. Marqversen, Gefen Baranes, Maxim Sirotin, Johannes Borregaard,
• Abstract要約: 本稿では、フォールトトレラントインターフェースを確立するための既知の新しい手法と新しい手法の総合的な分析と比較について述べる。 ゲート忠実度やメモリリソース,論理エラー率など,幅広いハードウェアパラメータを対象とした最適なインターフェース戦略を同定する。 以上の結果から, 超伝導, 原子, ソリッドステートハードウェアを用いた実験実装において, インターフェースがボトルネックとなる場合が判明した。
• 参考スコア（独自算出の注目度）: 0.27998963147546146
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Modular architectures offer a scalable path toward fault-tolerant quantum computing by interconnecting smaller quantum processing units (QPUs) provided that high-rate, fault-tolerant interfaces can be realized across modules. We present a comprehensive analysis and comparison of known and new methods for establishing such interfaces, including lattice surgery, transversal gates, and novel grow-and-distil protocols based on code growing and logical distillation. Using the surface code, we identify optimal interface strategies across a wide range of hardware parameters, such as gate fidelities, entangling rates, and memory resources, and estimate the requirements to achieve logical error rates of $10^{-6}$ and $10^{-12}$. Our results establish when the interface become a bottleneck in the computation and provide guidance for experimental implementations with superconducting, atomic, and solid-state hardware.
• Abstract（参考訳）: モジュールアーキテクチャは、より小さな量子処理ユニット(QPU)を相互接続することで、フォールトトレラントな量子コンピューティングへのスケーラブルなパスを提供する。 本稿では, 格子手術, トランスバーサルゲート, およびコード成長と論理蒸留に基づく新規な成長・破壊プロトコルなど, 既知および新規なインターフェース構築手法の包括的分析と比較を行った。 サーフェスコードを用いて,ゲート忠実度,エンタングレート,メモリリソースなど,幅広いハードウェアパラメータにわたる最適インターフェース戦略を同定し,論理誤差率10^{-6}$と10^{-12}$の要件を推定する。 以上の結果から, 超伝導, 原子, ソリッドステートハードウェアを用いた実験実装において, インターフェースがボトルネックとなる場合が判明した。

関連論文リスト

• Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
  フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。 ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
  論文  参考訳（メタデータ） (2025-03-16T18:32:44Z)
• Modular Architectures and Entanglement Schemes for Error-Corrected Distributed Quantum Computation [1.6492989697868894]
  モジュール型量子コンピュータを固体量子ハードウェアで研究する。 分散曲面符号の誤り訂正しきい値と論理的故障率について検討する。 コードの性能は絡み合い生成方式の選択に大きく依存することがわかった。
  論文  参考訳（メタデータ） (2024-08-05T21:20:03Z)
• Characterizing the Inter-Core Qubit Traffic in Large-Scale Quantum Modular Architectures [2.465579331213113]
  大規模回路におけるモノリシック・テンポラル・コア間通信の時代の先駆的な特徴について述べる。 プログラムは、最大1000量子ビットをサポートする全対全接続コアアーキテクチャで実行される。 実証結果に基づいて,量子回路をマルチコアプロセッサにマッピングするための一連のガイドラインを提供し,大規模マルチコアアーキテクチャのベンチマークの基礎を定めている。
  論文  参考訳（メタデータ） (2023-10-03T09:54:41Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Mapping quantum circuits to modular architectures with QUBO [3.0148208709026005]
  マルチコアアーキテクチャでは、アルゴリズムの実行時にコア間の通信量を最小化することが重要である。 問題と解をエンコードする擬似非制約バイナリ最適化手法を初めて提案する。 提案手法は有望な結果を示し,非常に高密度かつ並列化された回路で極めて良好に動作した。
  論文  参考訳（メタデータ） (2023-05-11T09:45:47Z)
• Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
  任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。 最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
  論文  参考訳（メタデータ） (2023-03-07T22:15:43Z)
• Hardware optimized parity check gates for superconducting surface codes [0.0]
  誤り訂正符号は、フォールトトレラントな量子論理ステップを実現するために、マルチキュービットの測定を使用する。 超伝導トランスモン量子ビット間の多体相互作用に基づく非従来型表面コードの解析を行う。 このアプローチの基盤となる多体効果にもかかわらず、論理的欠点を推定すると、この設計は従来の設計に比べて少なくとも現実的な雑音に対して堅牢である可能性が示唆されている。
  論文  参考訳（メタデータ） (2022-11-11T18:00:30Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。