論文の概要: Real-time decoding of the gross code memory with FPGAs

• arxiv url: http://arxiv.org/abs/2510.21600v1
• Date: Fri, 24 Oct 2025 16:03:07 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-28 09:00:15.536188
• Title: Real-time decoding of the gross code memory with FPGAs
• Title（参考訳）: FPGAを用いた総符号メモリのリアルタイム復号化
• Authors: Thilo Maurer, Markus Bühler, Michael Kröner, Frank Haverkamp, Tristan Müller, Drew Vandeth, Blake R. Johnson,
• Abstract要約: 本稿では,最近発見されたRelay-BPアルゴリズムを実装したFPGAデコーダのプロトタイプを紹介する。 デコーダは高速かつ正確であり、24nsの信念伝播時間を達成する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We introduce a prototype FPGA decoder implementing the recently discovered Relay-BP algorithm and targeting memory experiments on the $[[144,12,12]]$ bivariate bicycle quantum low-density parity check code. The decoder is both fast and accurate, achieving a belief propagation iteration time of 24ns. It matches the logical error performance of a floating-point implementation despite using reduced precision arithmetic. This speed is sufficient for an average per cycle decoding time under $1\,\mathrm{\mu s}$ assuming circuit model error probabilities are less than $3 \times 10^{-3}$. This prototype decoder offers useful insights on the path toward decoding solutions for scalable fault-tolerant quantum computers.
• Abstract（参考訳）: 本稿では,最近発見されたRelay-BPアルゴリズムを実装したFPGAデコーダのプロトタイプを紹介した。 デコーダは高速かつ正確であり、24nsの信念伝播繰り返し時間を達成する。 これは浮動小数点実装の論理的誤り性能と一致するが、精度の低い算術を使用する。 この速度は、回路モデル誤差確率が$3 \times 10^{-3}$未満であると仮定して、1,\mathrm {\mu s}$以下の平均1サイクル復号時間に十分である。 このプロトタイプデコーダは、スケーラブルなフォールトトレラント量子コンピュータのためのデコードソリューションへの道筋について有用な洞察を提供する。

関連論文リスト

• Machine Learning Decoding of Circuit-Level Noise for Bivariate Bicycle Codes [0.42542143904778074]
  BB符号の回路レベルノイズを復号化するための再帰型トランスフォーマーベースニューラルネットワークを提案する。 BB符号が$[72,12,6]の物理誤差率$p=0.1%$の場合、我々のモデルは信念の伝播よりも約5ドル低い論理誤差率を達成する。 これらの結果から,機械学習デコーダはQLDPC符号において従来のデコーダより優れることが示された。
  論文  参考訳（メタデータ） (2025-04-17T15:57:16Z)
• Demonstrating real-time and low-latency quantum error correction with superconducting qubits [52.08698178354922]
  超伝導量子プロセッサに組み込まれたスケーラブルFPGAデコーダを用いて低遅延フィードバックを示す。 復号ラウンド数が増加するにつれて、論理誤差の抑制が観察される。 この作業でデコーダのスループットとレイテンシが発達し、デバイスの継続的な改善と相まって、次世代の実験がアンロックされた。
  論文  参考訳（メタデータ） (2024-10-07T17:07:18Z)
• Quantum error correction below the surface code threshold [107.92016014248976]
  量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。 本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。 以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
  論文  参考訳（メタデータ） (2024-08-24T23:08:50Z)
• FPGA-based Distributed Union-Find Decoder for Surface Codes [3.780617572622938]
  フォールトトレラントな量子コンピュータは、エラー訂正による指数的な減速を防ぐために、エラーの復号と修正を高速に行う必要がある。 並列計算資源を利用したUnion-Findデコーダの分散バージョンを報告する。
  論文  参考訳（メタデータ） (2024-03-20T13:36:59Z)
• Estimating the Decoding Failure Rate of Binary Regular Codes Using Iterative Decoding [84.0257274213152]
  並列ビットフリップデコーダのDFRを高精度に推定する手法を提案する。 本研究は,本症候群のモデル化およびシミュレーションによる重み比較,第1イテレーション終了時の誤りビット分布の誤検出,復号化復号化率(DFR)について検証した。
  論文  参考訳（メタデータ） (2024-01-30T11:40:24Z)
• Scalable Quantum Error Correction for Surface Codes using FPGA [67.74017895815125]
  フォールトトレラントな量子コンピュータは、出現するよりも早くデコードし、エラーを修正する必要がある。 並列計算資源を利用したUnion-Findデコーダの分散バージョンを報告する。 この実装では、並列コンピューティングリソースをハイブリッドツリーグリッド構造に整理する、Heliosと呼ばれるスケーラブルなアーキテクチャを採用している。
  論文  参考訳（メタデータ） (2023-01-20T04:23:00Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。