論文の概要: Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration

• arxiv url: http://arxiv.org/abs/2511.05583v1
• Date: Wed, 05 Nov 2025 09:29:39 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-11 21:18:44.470655
• Title: Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
• Title（参考訳）: FPGA上の遅延時間特性:ビン列校正を用いた16nmFPGA上の低非線形・ピコ秒分解能ディジタルコンバータ
• Authors: Sunwoo Park, Byungkwon Park, Eunsung Kim, Jiwon Yune, Seungho Han, Seunggo Nam,
• Abstract要約: 本研究はFPGAベースのTDCの性能を大幅に向上させる2つの新しいハードウェア非依存の後処理技術を導入する。 POR と ITI は、コード密度テストデータを通して各時間ビンの部分順序を推定することで、欠落したコード問題に対処する。 ITIはさらに、マルチキャリブレーションされたタップされた遅延線(TDL)を単一の統合遅延連鎖にマージすることで、微細時間分解能を向上させる。
• 参考スコア（独自算出の注目度）: 1.9211034400077684
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present a Time-to-Digital Converter (TDC) implemented on a 16 nm Xilinx UltraScale Plus FPGA that achieves a resolution of 1.15 ps, RMS precision of 3.38 ps, a differential nonlinearity (DNL) of [-0.43, 0.24] LSB, and an integral nonlinearity (INL) of [-2.67, 0.15] LSB. This work introduces two novel hardware-independent post-processing techniques - Partial Order Reconstruction (POR) and Iterative Time-bin Interleaving (ITI) - that significantly enhance the performance of FPGA-based TDCs. POR addresses the missing code problem by inferring the partial order of each time bin through code density test data and directed acyclic graph (DAG) analysis, enabling near-complete recovery of usable bins. ITI further improves fine time resolution by merging multiple calibrated tapped delay lines (TDLs) into a single unified delay chain, achieving scalable resolution without resorting to averaging. Compared to state-of-the-art FPGA-based TDC architectures, the proposed methods deliver competitive or superior performance with reduced hardware overhead. These techniques are broadly applicable to high-resolution time measurement and precise delay calibration in programmable logic platforms.
• Abstract（参考訳）: 我々は16nmのXilinx UltraScale Plus FPGA上に実装されたTDC(Time-to-Digital Converter)について,解像度1.15 ps,RMS精度3.38 ps,[-0.43, 0.24] LSBの微分非線形性(DNL),および[-2.67, 0.15] LSBの積分非線形性(INL)を実現する。 本研究は、FPGAベースのTDCの性能を大幅に向上させる、ハードウェアに依存しない2つの新しい後処理技術である、部分順序再構成(POR)と反復時間ビンインターリーブ(ITI)を紹介する。 PORは、コード密度テストデータと有向非巡回グラフ(DAG)分析を通じて各タイムビンの部分順序を推定し、使用可能なビンのほぼ完全回復を可能にすることで、不足コード問題に対処する。 ITIはさらに、複数のキャリブレーションされたタップされた遅延線(TDL)を単一の統合遅延連鎖にマージすることで、細かな時間分解能を向上し、平均化に頼ることなくスケーラブルな解像度を実現する。 最新のFPGAベースのTDCアーキテクチャと比較して、提案手法はハードウェアオーバーヘッドを低減し、競争力や優れた性能を提供する。 これらの手法は、プログラム可能な論理プラットフォームにおける高分解能時間測定と正確な遅延校正に広く適用できる。

関連論文リスト

• Joint Transmit and Pinching Beamforming for Pinching Antenna Systems (PASS): Optimization-Based or Learning-Based? [89.05848771674773]
  MISO (Multiple-input Single-output) フレームワークを提案する。 それは複数の導波路で構成されており、多数の低コストアンテナ(PA)を備えている。 PAの位置は、大規模パスと空間の両方にまたがるように再構成することができる。
  論文  参考訳（メタデータ） (2025-02-12T18:54:10Z)
• Progressive Mixed-Precision Decoding for Efficient LLM Inference [49.05448842542558]
  我々は,デコーディングのメモリバウンドネスに対処するために,プログレッシブ・ミックス・プレシジョン・デコーディング(PMPD)を導入する。 PMPDはfp16モデルの行列ベクトル乗算において1.4$-$12.2$times$ Speedupを達成する。 我々の手法は、fp16モデルよりも3.8$-$8.0$times$、均一量子化アプローチよりも1.54$times$のスループット向上をもたらす。
  論文  参考訳（メタデータ） (2024-10-17T11:46:33Z)
• A time-to-digital converter with steady calibration through single-photon detection [0.0]
  タイム・トゥ・デジタル・コンバータ(TDC)は幅広い分野、特に量子通信において重要なツールである。 ここではFPGAベースで27psの残留ジッタを示すTDCの設計と実演について述べる。 量子鍵分布(Quantum Key Distribution, QKD)の応用は、データ取得を止めたり、いかなる方法を使う必要もない単一光子検出の活用に基づく一意の校正法で議論される。
  論文  参考訳（メタデータ） (2024-06-03T13:03:59Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)
• SPEC2: SPECtral SParsE CNN Accelerator on FPGAs [31.31419913907224]
  我々は、スペクトルCNNを練習し、加速する最初の研究であるSPEC2を提案する。 スパースカーネルへの効率的なランダムアクセスが可能なFPGA上に最適化されたパイプラインアーキテクチャを設計する。 得られたアクセラレータは、VGG16の最先端FPGA実装と比較して最大24倍のスループットを実現している。
  論文  参考訳（メタデータ） (2019-10-16T23:30:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。