論文の概要: Efficient implementation of single particle Hamiltonians in exponentially reduced qubit space
- arxiv url: http://arxiv.org/abs/2601.00247v1
- Date: Thu, 01 Jan 2026 07:43:31 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-01-05 15:04:33.337089
- Title: Efficient implementation of single particle Hamiltonians in exponentially reduced qubit space
- Title（参考訳）: 指数減少量子ビット空間における単一粒子ハミルトニアンの効率的な実装
- Authors: Martin Plesch, Martin Friák, Ijaz Ahamed Mohammad,
- Abstract要約: 現在の量子ハードウェアと短期量子ハードウェアは、制限された量子ビット数、回路深さ、繰り返し測定のコストによって制限されている。
我々は、$N$物理サイトを持つシステムを、わずか$lceil log N rceil$ qubitsにマッピングする対数量子ビット符号化を導入する。
この還元レジスタ内では、互換性のある変分回路とグレイコードにインスパイアされた測定戦略を構築する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Current and near-term quantum hardware is constrained by limited qubit counts, circuit depth, and the high cost of repeated measurements. We address these challenges for solid state Hamiltonians by introducing a logarithmic-qubit encoding that maps a system with $N$ physical sites onto only $\lceil \log_2 N \rceil$ qubits while maintaining a clear correspondence with the underlying physical model. Within this reduced register, we construct a compatible variational circuit and a Gray-code-inspired measurement strategy whose number of global settings grows only logarithmically with system size. To quantify the overall hardware load, we introduce a volumetric efficiency metric that combines the number of qubit, circuit depth, and the number of measurement settings into a single measure, expressing the overall computation costs. Using this metric, we show that the total space-time-sampling volume required in a variational loop can be reduced dramatically from $N^2$ to $(logN)^3$ for hardware efficient ansatz, allowing an exponential reduction in time and size of the quantum hardware. These results demonstrate that large, structured solid-state Hamiltonians can be simulated on substantially smaller quantum registers with controlled sampling overhead and manageable circuit complexity, extending the reach of variational quantum algorithms on near-term devices.
- Abstract（参考訳）: 現在の量子ハードウェアと短期量子ハードウェアは、制限された量子ビット数、回路深さ、繰り返し測定のコストによって制限されている。
これらの課題に対して,N$物理サイトを持つシステムを,基礎となる物理モデルとの明確な対応を維持しつつ,わずか$\lceil \log_2 N \rceil$ qubitsにマッピングする対数量子ビット符号化を導入することで,固体ハミルトニアンの課題に対処する。
この削減レジスタ内では、互換性のある変動回路と、システムサイズに比例してグローバルな設定数が対数的に増加するグレーコードにインスパイアされた測定戦略を構築している。
ハードウェア全体の負荷を定量化するために,量子ビット数,回路深度,測定設定回数を1つの尺度に組み合わせ,全体の計算コストを表わすボリューム効率指標を導入する。
この測定値を用いて、変分ループに必要な時空サンプリングの総容積を、ハードウェア効率の良いアンサッツに対して$N^2$から$(logN)^3$に劇的に減らすことができ、量子ハードウェアの時間とサイズを指数関数的に減少させることができることを示す。
これらの結果は、大規模で構造化された固体ハミルトニアンは、サンプリングオーバーヘッドが制御され、回路の複雑さが管理可能な、かなり小さな量子レジスタ上でシミュレートされ、短期的なデバイス上での変分量子アルゴリズムの到達範囲を拡大できることを示した。
関連論文リスト
- An Efficient Quantum Classifier Based on Hamiltonian Representations [50.467930253994155]
量子機械学習(QML)は、量子コンピューティングの利点をデータ駆動タスクに移行しようとする分野である。
入力をパウリ弦の有限集合にマッピングすることで、データ符号化に伴うコストを回避できる効率的な手法を提案する。
我々は、古典的および量子モデルに対して、テキストおよび画像分類タスクに対する我々のアプローチを評価する。
論文 参考訳（メタデータ） (2025-04-13T11:49:53Z) - Roadmap to fault tolerant quantum computation using topological qubit arrays [36.987470905062736]
本稿では、耐雑音性、トポロジカルに保護されたMajoranaベースの量子ビットに基づく、フォールトトレラントな量子コンピューティングアーキテクチャに向けたデバイスロードマップについて述べる。
当社のロードマップは,測定ベースのクビットベンチマークプロトコルを実現する単一キュービットデバイスと,測定ベースのブレイディングを用いて1キュービットのクリフォード演算を行う2キュービットデバイスと,論理キュービット上で行う場合の2キュービット操作の改善を示すために使用可能な8キュービットデバイスと,の4世代にわたる。
論文 参考訳（メタデータ） (2025-02-17T19:00:10Z) - Efficient Learning for Linear Properties of Bounded-Gate Quantum Circuits [62.46800898243033]
量子学習理論の最近の進歩は、様々な古典的な入力によって生成された測定データから、大きな量子ビット回路の線形特性を効率的に学習できるのか?
我々は、小さな予測誤差を達成するためには、$d$で線形にスケーリングするサンプルの複雑さが必要であることを証明し、それに対応する計算複雑性は、dで指数関数的にスケールする可能性がある。
そこで本研究では,古典的影と三角展開を利用したカーネルベースの手法を提案し,予測精度と計算オーバーヘッドとのトレードオフを制御可能とした。
論文 参考訳（メタデータ） (2024-08-22T08:21:28Z) - Measurement-Based Long-Range Entangling Gates in Constant Depth [0.46040036610482665]
中間回路計測とフィードフォワード演算を用いて,量子サブルーチンの深さを一定深さにする方法を示す。
実量子ハードウェア上で測定ベースの量子ファンアウトゲートと長距離CNOTゲートを実装することで実現可能性を検証する。
論文 参考訳（メタデータ） (2024-08-06T09:35:42Z) - A multiple-circuit approach to quantum resource reduction with application to the quantum lattice Boltzmann method [39.671915199737846]
量子格子ボルツマン法(QLBM)における非圧縮性ナビエ-ストークス方程式の多重回路アルゴリズムを提案する。
提案法は2次元蓋駆動キャビティフローに対して検証および実証を行った。
論文 参考訳（メタデータ） (2024-01-20T15:32:01Z) - Pipeline quantum processor architecture for silicon spin qubits [0.0]
ノイズの多い中間スケール量子(NISQ)デバイスは、古典的なシステムに対して量子優位性を実現する。
我々は,すべての実行時制御をグローバルに適用する「キュービットパイプライン」を用いたNISQプロセッサアーキテクチャを提案する。
これは、階層化された物理構造の配列を通して量子状態の進行によって達成される。
論文 参考訳（メタデータ） (2023-06-13T10:35:01Z) - Quantum algorithms for grid-based variational time evolution [36.136619420474766]
本稿では,第1量子化における量子力学の実行のための変分量子アルゴリズムを提案する。
シミュレーションでは,従来観測されていた変動時間伝播手法の数値不安定性を示す。
論文 参考訳（メタデータ） (2022-03-04T19:00:45Z) - Quantum State Preparation with Optimal Circuit Depth: Implementations
and Applications [10.436969366019015]
我々は、$Theta(n)$-depth回路は、$O(ndlog d)$ acillary qubitsを持つ$Theta(log(nd))で作成可能であることを示す。
我々は、ハミルトンシミュレーション、方程式の線形系解法、量子ランダムアクセスメモリの実現など、異なる量子コンピューティングタスクにおける結果の適用について論じる。
論文 参考訳（メタデータ） (2022-01-27T13:16:30Z) - Optimal qubit assignment and routing via integer programming [0.22940141855172028]
論理量子回路を2ビット接続に制限のあるハードウェアにマッピングする問題を考察する。
我々はこの問題を2変数のネットワークフロー定式化を用いて整数線形プログラムとしてモデル化する。
本稿では,回路の忠実度,全深度,クロストークの尺度などのコスト関数について考察する。
論文 参考訳（メタデータ） (2021-06-11T15:02:26Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。