論文の概要: HiAER-Spike Software-Hardware Reconfigurable Platform for Event-Driven Neuromorphic Computing at Scale

• arxiv url: http://arxiv.org/abs/2602.18072v1
• Date: Fri, 20 Feb 2026 08:55:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-02-23 18:01:41.272612
• Title: HiAER-Spike Software-Hardware Reconfigurable Platform for Event-Driven Neuromorphic Computing at Scale
• Title（参考訳）: 大規模イベント駆動型ニューロモーフィックコンピューティングのためのHiAER-Spikeソフトウェアハードウェア再構成プラットフォーム
• Authors: Gwenevere Frank, Gopabandhu Hota, Keli Wang, Christopher Deng, Krish Arora, Diana Vins, Abhinav Uppal, Omowuyi Olajide, Kenneth Yoshimoto, Qingbo Wang, Mari Yamaoka, Johannes Leugering, Stephen Deiss, Leif Gibb, Gert Cauwenberghs,
• Abstract要約: HiAER-Spikeは、再構成可能でイベント駆動型ニューロモルフィックコンピューティングプラットフォームである。 最大1億6000万のニューロンと400億のシナプスを持つスパイクニューラルネットワークを実行することができる。 システムはWebポータル上で簡単に利用でき、より広いコミュニティで利用することができる。
• 参考スコア（独自算出の注目度）: 0.9137152874594342
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: In this work, we present HiAER-Spike, a modular, reconfigurable, event-driven neuromorphic computing platform designed to execute large spiking neural networks with up to 160 million neurons and 40 billion synapses - roughly twice the neurons of a mouse brain at faster than real time. This system, assembled at the UC San Diego Supercomputer Center, comprises a co-designed hard- and software stack that is optimized for run-time massively parallel processing and hierarchical address-event routing (HiAER) of spikes while promoting memory-efficient network storage and execution. The architecture efficiently handles both sparse connectivity and sparse activity for robust and low-latency event-driven inference for both edge and cloud computing. A Python programming interface to HiAER-Spike, agnostic to hardware-level detail, shields the user from complexity in the configuration and execution of general spiking neural networks with minimal constraints in topology. The system is made easily available over a web portal for use by the wider community. In the following, we provide an overview of the hard- and software stack, explain the underlying design principles, demonstrate some of the system's capabilities and solicit feedback from the broader neuromorphic community. Examples are shown demonstrating HiAER-Spike's capabilities for event-driven vision on benchmark CIFAR-10, DVS event-based gesture, MNIST, and Pong tasks.
• Abstract（参考訳）: In this work, we present HiAER-Spike, a modular, reconfigurable, event-driven neuromorphic computing platform designed to execute large spiking neural network with up 160 million neurons and 400 billion synapses —— マウス脳のニューロンの約2倍をリアルタイムに実行するように設計されている。 UCサンディエゴ・スーパーコンピュータセンターで組み立てられたこのシステムは、メモリ効率のよいネットワークストレージと実行を促進しながら、実行時の大規模な並列処理とスパイクの階層的なアドレスイベントルーティング(HiAER)に最適化された、ハードとソフトウェアを共同設計したスタックで構成されている。 このアーキテクチャは、エッジとクラウドコンピューティングの両方に対して、堅牢で低レイテンシなイベント駆動推論のためのスパース接続とスパースアクティビティの両方を効率的に処理する。 HiAER-SpikeのPythonプログラミングインターフェースは、ハードウェアレベルの詳細を知らないが、トポロジの最小限の制約で一般的なスパイクニューラルネットワークの構成と実行の複雑さからユーザを保護する。 システムはWebポータル上で簡単に利用でき、より広いコミュニティで利用することができる。 以下に、ハードおよびソフトウェアスタックの概要を説明し、基礎となる設計原則を説明し、システムの能力の一部を実証し、より広範なニューロモーフィックコミュニティからのフィードバックを求める。 例えば、ベンチマークCIFAR-10、DVSイベントベースのジェスチャー、MNIST、Pongタスクで、HiAER-Spikeのイベント駆動ビジョン機能を示す。

関連論文リスト

• CMOS Implementation of Field Programmable Spiking Neural Network for Hardware Reservoir Computing [0.0]
  Deep Neural Networks(DNN)やLarge Language Models(LLM)といった大規模ニューラルネットワークは、高消費電力、領域要件、プライバシに関する懸念から、エッジアプリケーションへの実践的なデプロイに挑戦する。 本研究は、ハードウェア貯水池コンピューティングのためのCMOS実装フィールドプログラマブルニューラルネットワークアーキテクチャを提案する。
  論文  参考訳（メタデータ） (2025-09-22T05:19:46Z)
• HiAER-Spike: Hardware-Software Co-Design for Large-Scale Reconfigurable Event-Driven Neuromorphic Computing [0.10753375071491325]
  HiAER-Spikeは、再構成可能でイベント駆動型ニューロモルフィックコンピューティングプラットフォームである。 最大1億6000万のニューロンと400億のシナプスを持つ大きなスパイクニューラルネットワークを実行するように設計されている。
  論文  参考訳（メタデータ） (2025-03-20T23:54:33Z)
• Scalable Network Emulation on Analog Neuromorphic Hardware [3.1934373544259813]
  本稿では,BrainScaleS-2アクセラレーション型ニューロモルフィックプラットフォームのための新しいソフトウェア機能を提案する。 大規模なスパイクニューラルネットワークの分割エミュレーションを容易にする。 単チップBrainScaleS-2システムの物理的サイズ制約を超える2つのディープスパイクニューラルネットワークモデルのトレーニングを実演する。
  論文  参考訳（メタデータ） (2024-01-30T09:27:05Z)
• Fluid Batching: Exit-Aware Preemptive Serving of Early-Exit Neural Networks on Edge NPUs [74.83613252825754]
  スマートエコシステム(smart ecosystems)"は、スタンドアロンではなく、センセーションが同時に行われるように形成されています。 これはデバイス上の推論パラダイムを、エッジにニューラル処理ユニット(NPU)をデプロイする方向にシフトしている。 そこで本研究では,実行時のプリエンプションが到着・終了プロセスによってもたらされる動的性を考慮に入れた,新しい早期終了スケジューリングを提案する。
  論文  参考訳（メタデータ） (2022-09-27T15:04:01Z)
• NumS: Scalable Array Programming for the Cloud [82.827921577004]
  タスクベース分散システム上でNumPyのような表現を最適化する配列プログラミングライブラリであるNumSを提案する。 これはLoad Simulated Hierarchical Scheduling (LSHS)と呼ばれる新しいスケジューラによって実現される。 LSHSは、ネットワーク負荷を2倍減らし、メモリを4倍減らし、ロジスティック回帰問題において実行時間を10倍減らし、Rayの性能を向上させる。
  論文  参考訳（メタデータ） (2022-06-28T20:13:40Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Design of Many-Core Big Little \mu Brain for Energy-Efficient Embedded Neuromorphic Computing [0.9349784561232036]
  深層畳み込みニューラルネットワーク(SDCNN)の計算を高速化するために,$muBrainベースのスケーラブル多コアニューロモルフィックハードウェアを提案する。 提案手法はエネルギー(37%から98%)を削減し、レイテンシ(9%から25%)を低減し、アプリケーションスループット(20%から36%)を向上することを示した。
  論文  参考訳（メタデータ） (2021-11-23T13:04:45Z)
• A Design Flow for Mapping Spiking Neural Networks to Many-Core Neuromorphic Hardware [4.527975416669432]
  多コアニューロモルフィックハードウェアは、大規模な機械学習モデルを実行することが期待されている。 設計の複雑さに対処するためには、リアルタイムのパフォーマンスを保証するために予測可能な設計フローが必要である。 スパイクニューラルネットワークを多コアニューロモルフィックハードウェアにマッピングするためのSDFGに基づく設計フローを提案する。
  論文  参考訳（メタデータ） (2021-08-27T18:08:08Z)
• Einsum Networks: Fast and Scalable Learning of Tractable Probabilistic Circuits [87.84166068337076]
  我々は,PC用の新しい実装設計であるEinsum Networks (EiNets)を提案する。 中心となるのは、E EiNets は単一のモノリシックな einsum-operation に多数の算術演算を組み合わせている。 本稿では,PCにおける予測最大化(EM)の実装を,自動微分を利用した簡易化が可能であることを示す。
  論文  参考訳（メタデータ） (2020-04-13T23:09:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。