論文の概要: NL2GDS: LLM-aided interface for Open Source Chip Design

• arxiv url: http://arxiv.org/abs/2603.05489v1
• Date: Thu, 05 Mar 2026 18:55:54 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-06 22:06:11.385721
• Title: NL2GDS: LLM-aided interface for Open Source Chip Design
• Title（参考訳）: NL2GDS:オープンソースチップ設計のためのLLM支援インタフェース
• Authors: Max Eland, Jeyan Thiyagalingam, Dinesh Pamunuwa, Roshan Weerasekera,
• Abstract要約: NL2GDSは、自然言語記述を合成可能なRTLに変換し、オープンソースのOpenLane ASICフローを介してGDSIIレイアウトを完成させるフレームワークである。 LLMは複数のエンジンを用いてHDLを生成し、それらを検証し、自動合成とレイアウトを編成する。 ISCAS'85 と ISCAS'89 のベンチマーク設計の評価では、標準設計と比較して36% の面積削減、35% の遅延削減、70% の省電力が示されている。
• 参考スコア（独自算出の注目度）: 5.301016505250389
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The growing complexity of hardware design and the widening gap between high-level specifications and register-transfer level (RTL) implementation hinder rapid prototyping and system design. We introduce NL2GDS (Natural Language to Layout), a novel framework that leverages large language models (LLMs) to translate natural language hardware descriptions into synthesizable RTL and complete GDSII layouts via the open-source OpenLane ASIC flow. NL2GDS employs a modular pipeline that captures informal design intent, generates HDL using multiple LLM engines and verifies them, and orchestrates automated synthesis and layout. Evaluations on ISCAS'85 and ISCAS'89 benchmark designs demonstrate up to 36% area reduction, 35% delay reduction, and 70% power savings compared to baseline designs, highlighting its potential to democratize ASIC design and accelerate hardware innovation.
• Abstract（参考訳）: ハードウェア設計の複雑さの増大と、高レベル仕様とレジスタ・トランスファー・レベル(RTL)実装のギャップの拡大は、迅速なプロトタイピングとシステム設計を妨げる。 NL2GDS(Natural Language to Layout)は,大規模言語モデル(LLM)を利用して,自然言語のハードウェア記述を合成可能なRTLに変換し,オープンソースのOpenLane ASICフローを介してGDSIIレイアウトを完成させる新しいフレームワークである。 NL2GDSは、非公式の設計意図を捉え、複数のLLMエンジンを使用してHDLを生成し、それらを検証し、自動合成とレイアウトをオーケストレーションするモジュールパイプラインを採用している。 ISCAS'85 と ISCAS'89 のベンチマーク設計の評価では、ベースラインの設計と比較して36%の面積削減、35%の遅延削減、70%の省電力が示され、ASIC の設計を民主化し、ハードウェアの革新を加速する可能性を強調した。

関連論文リスト

• Hardware Co-Design Scaling Laws via Roofline Modelling for On-Device LLMs [49.99513618431772]
  本稿では,モデル精度と推論性能を捉えるハードウェア共同設計法を提案する。 我々はNVIDIA Jetson Orin上で1,942の候補アーキテクチャを実証的に評価した。 我々のアーキテクチャはWikiText-2で19.42%低いパープレキシティを実現している。
  論文  参考訳（メタデータ） (2026-02-10T23:51:00Z)
• LocalV: Exploiting Information Locality for IP-level Verilog Generation [45.78831906080782]
  レジスター・トランスファー・レベル(RTL)コードの生成は、デジタルハードウェア設計において不可欠だが労働集約的なステップである。 既存のアプローチには、細調整されたドメイン固有モデルと高度なエージェントベースのシステムストラグルが含まれ、産業用IPレベルの設計タスクにスケールする。 モジュールハードウェア設計における情報局所性を活用するマルチエージェントフレームワークであるLocalVを提案する。
  論文  参考訳（メタデータ） (2026-01-31T13:01:16Z)
• MaDiS: Taming Masked Diffusion Language Models for Sign Language Generation [78.75809158246723]
  本稿では,SLGのためのマスク付き拡散型言語モデルであるMaDiSについて述べる。 また,トークン・ラテント・ヘアリング・3次元空間の目的から共同で学習する3段階のクロスモーダル事前学習手法を導入する。 MaDiSはDTWエラーと新たに導入された2つのメトリクスであるSiBLEUとSiCLIPを含む複数のメトリクスで優れたパフォーマンスを実現し、推論レイテンシを30%近く削減している。
  論文  参考訳（メタデータ） (2026-01-27T13:06:47Z)
• MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [30.305211001929496]
  大きな言語モデル(LLM)は2.5Dに拡張することを約束している。 LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。 階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
  論文  参考訳（メタデータ） (2025-08-08T05:47:31Z)
• TimelyHLS: LLM-Based Timing-Aware and Architecture-Specific FPGA HLS Optimization [0.0]
  TimelyHLSは、タイミングクリティカルとデザイン固有のプラグマの両方で注釈付けされたHLSコードを生成する。 TimelyHLSは、プラットフォーム間のタイミング閉鎖と機能的正しさを一貫して達成する。
  論文  参考訳（メタデータ） (2025-07-23T22:08:15Z)
• SAFT: Structure-Aware Fine-Tuning of LLMs for AMR-to-Text Generation [50.277959544420455]
  SAFTは、事前訓練された言語モデルにグラフトポロジーを注入する構造対応の微調整手法である。 変換されたAMRの磁気ラプラシアンから方向感応的な位置エンコーディングを計算する。 SAFTはAMR 3.0に新しい最先端を設定、ベースラインを3.5BLEU改善した。
  論文  参考訳（メタデータ） (2025-07-15T18:12:57Z)
• NLS: Natural-Level Synthesis for Hardware Implementation Through GenAI [41.03569272854125]
  本稿では,システムレベルとコンポーネントレベルの両方で生成人工知能を用いてハードウェアを生成する革新的な手法であるNatural-Level Synthesisを紹介する。 NLSでは、Gen-AIモデルを使用して、自然言語記述を直接ハードウェア記述言語コードに変換することにより、開発、合成、テストステージに深く参加することができる。 我々は,自然言語駆動型HDL合成を容易にするNLSツールを開発し,システムレベルのHDL設計を高速に生成すると同時に,開発複雑性を大幅に低減した。
  論文  参考訳（メタデータ） (2025-03-28T15:46:01Z)
• Quantizing Large Language Models for Code Generation: A Differentiated Replication [51.85505914274633]
  大規模言語モデル(LLM)は、コード生成において印象的な能力を示しており、特に自然言語で記述された要求を自動的に実装する。 LLMはメモリ(そして結果として炭素)のフットプリントに重大な課題をもたらす。 LLM量子化の新しいフロンティアは4ビット精度であり、平均メモリフットプリントが70%減少する。
  論文  参考訳（メタデータ） (2025-03-10T09:26:08Z)
• Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis [14.458529723566379]
  LLM(Large Language Model)は、PythonやC++などのプログラミング言語に使用される。 本稿では,LLMを利用してHLS(High-Level Synthesis)ベースのハードウェア設計を行う。
  論文  参考訳（メタデータ） (2025-02-19T17:53:59Z)
• HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design [24.46771930751068]
  HiVeGenは階層的なVerilog生成フレームワークで、生成タスクを階層的なサブモジュールに分解する。 自動設計空間探索(DSE)を階層対応のプロンプト生成に変換し、コードの再利用を強化するために重みに基づく検索を導入する。 エラー補正コストを低減し、生成した設計の質を大幅に向上させる。
  論文  参考訳（メタデータ） (2024-12-06T19:37:53Z)
• Natural Language to Verilog: Design of a Recurrent Spiking Neural Network using Large Language Models and ChatGPT [0.08388591755871733]
  我々はOpenAIのChatGPT4と自然言語プロンプトを使ってハードウェア記述コード、すなわちVerilogを生成する。 得られた設計は、3つの単純な機械学習タスク、排他的OR、IRIS花の分類、MNIST手書き桁の分類で検証された。 デザインはEfabless Tiny Tapeout 6に提出された。
  論文  参考訳（メタデータ） (2024-05-02T16:08:08Z)
• AutoHLS: Learning to Accelerate Design Space Exploration for HLS Designs [10.690389829735661]
  本稿では,深層ニューラルネットワーク(DNN)とベイズ最適化(BO)を統合してHLSハードウェア設計最適化を高速化する,AutoHLSという新しいフレームワークを提案する。 実験の結果,探索時間の70倍のスピードアップが得られた。
  論文  参考訳（メタデータ） (2024-03-15T21:14:44Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• RTLLM: An Open-Source Benchmark for Design RTL Generation with Large Language Model [6.722151433412209]
  自然言語命令による設計RTLを生成するRTLLMというオープンソースのベンチマークを提案する。 このベンチマークは、任意のLCMベースのソリューションの定量的評価を自動的に行うことができる。 また,自己計画法(セルフプランニング)という,使い易く,驚くほど効果的なプロンプトエンジニアリング手法を提案する。
  論文  参考訳（メタデータ） (2023-08-10T05:24:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。