論文の概要: DiscoRD: An Experimental Methodology for Quickly Discovering the Reliable Read Disturbance Threshold of Real DRAM Chips

• arxiv url: http://arxiv.org/abs/2603.12435v1
• Date: Thu, 12 Mar 2026 20:34:28 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-16 17:38:11.756623
• Title: DiscoRD: An Experimental Methodology for Quickly Discovering the Reliable Read Disturbance Threshold of Real DRAM Chips
• Title（参考訳）: DiscoRD:リアルDRAMチップの信頼性の高い読み取り外乱閾値を素早く発見するための実験手法
• Authors: Ataberk Olgun, F. Nisa Bostanci, Ismail Emir Yuksel, Haocong Luo, Minesh Patel, A. Giray Yaglikci, Onur Mutlu,
• Abstract要約: 最先端DRAM読み取り外乱緩和はリード外乱閾値(RDT)に依存する RDTは、最初の読み出し障害ビットフリップを誘導するのに必要な攻撃行のアクティベート数である。 本研究では,読解障害ビットフリップの実証モデルを開発し,読解障害による不正確な誤りの確率を評価する。
• 参考スコア（独自算出の注目度）: 7.166586399134142
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: State-of-the-art DRAM read disturbance mitigations rely on the read disturbance threshold (RDT) (e.g., the number of aggressor row activations needed to induce the first read disturbance bitflip) to securely and performance- and energy-efficiently prevent read disturbance bitflips. However, accurately and exhaustively characterizing the RDT of every DRAM row in a chip is time intensive. Rapidly determining RDT is important for enabling secure, performance- and energy-efficient systems. Our goal is to develop and evaluate a reliable and rapid read disturbance testing methodology. To that end, we develop DiscoRD building on the key results of an extensive experimental characterization study using 212 real DDR4 chips whereby we measure the RDT of hundreds of thousands of DRAM rows millions of times. We develop an empirical model for read disturbance bitflips and evaluate the probability of read-disturbance-induced uncorrectable errors when a read disturbance mechanism is configured using a single $RDT_{min}$ measurement. Using this model we demonstrate that 1) relying on a lightweight error-correcting code (ECC) alone yields relatively high uncorrectable error probability and 2) combining ECC, infrequent memory scrubbing, and configurable read disturbance mitigation mechanisms can greatly reduce the error probability. Building on our observations and analyses, we discuss the RDT of each individual row can be identified more precisely. Our results show that error tolerance, memory scrubbing, online profiling, and run-time configurable read disturbance mitigation techniques are important to enable secure and energy-efficient spatial-variation aware read disturbance mitigations. We hope that DiscoRD drives research that enables us to quantitatively navigate the performance/cost - reliability tradeoff space for read disturbance mitigation techniques.
• Abstract（参考訳）: State-of-the-the-art DRAM read disturbance mitigationsはリード障害閾値(RDT)に依存する(例えば、最初のリード障害ビットフリップを誘導するのに必要な攻撃行のアクティベート数)。 しかし、チップ内の各DRAM行のRTTを正確かつ徹底的に特徴づけるのは時間を要する。 RDTを迅速に決定することは、安全で、性能が良く、エネルギー効率のよいシステムを実現するために重要である。 我々の目標は、信頼性と迅速な読解障害検査手法を開発し、評価することである。 そこで本研究では,212個の実DDR4チップを用いて,数十万行のDRAM行のRTTを数百万回測定する実験結果に基づいて,DiscoRDの構築を行った。 本研究では,1ドルRDT_{min}$測定値を用いて読み出し障害機構を設定した場合に,読み出し障害による不正確な誤りの確率を評価する。 このモデルを使って 1) 軽量な誤り訂正符号(ECC)のみに頼ると、比較的高い誤り訂正確率が得られる。 2)ECC,低頻度メモリスクラッピング,構成可能な読み取り外乱緩和機構を組み合わせることで,エラー確率を大幅に低減することができる。 観測と分析に基づいて,各行のRTTをより正確に同定することができる。 本研究は, エラー耐性, メモリスクレイビング, オンラインプロファイリング, 実行時設定可能な読み出し外乱軽減技術が重要であることを示す。 私たちはDiscoRDが、読み取り障害軽減技術のためのパフォーマンス/コスト-信頼性トレードオフ空間を定量的にナビゲートできる研究を推進してくれることを期待しています。

関連論文リスト

• Revisiting Multivariate Time Series Forecasting with Missing Values [65.30332997607141]
  現実の時系列では欠落値が一般的である。 現在のアプローチでは、計算モジュールを使用して、不足した値を補う、計算済みの予測フレームワークが開発されている。 このフレームワークは、致命的な問題を見落としている: 欠落した値に対して基礎的な真理は存在せず、予測精度を劣化させる可能性のあるエラーの影響を受けやすいようにしている。 本稿では,Information Bottleneck原則に基づく新しいフレームワークであるConsistency-Regularized Information Bottleneck(CRIB)を紹介する。
  論文  参考訳（メタデータ） (2025-09-27T20:57:48Z)
• Revisiting DRAM Read Disturbance: Identifying Inconsistencies Between Experimental Characterization and Device-Level Studies [6.994584169884799]
  本研究では,RowHammerとRowPressのキービットフリップ特性をデバイスレベルのエラー機構から同定し,抽出する。 我々はRowHammerとRowPressのビットフリップ方向の基本的な矛盾と、実験結果とデバイスレベルのエラー機構のアクセスパターン依存性を見出した。
  論文  参考訳（メタデータ） (2025-03-20T23:40:33Z)
• Variable Read Disturbance: An Experimental Analysis of Temporal Variation in DRAM Read Disturbance [7.383763251374371]
  読解障害閾値(RDT)の正確かつ徹底的な評価に頼っている最先端の読解障害軽減法 DRAM列のRTTが時間とともに大きく変化し、予測不可能な変化を初めて実験的に実証した。 本稿では,RTTのガードバンドと誤り訂正符号を用いて,時間とともに予測不可能に変化するRTTの存在下での読み出し乱れビットフリップの緩和について論じ,評価する。
  論文  参考訳（メタデータ） (2025-02-18T17:22:42Z)
• Spatial Variation-Aware Read Disturbance Defenses: Experimental Analysis of Real DRAM Chips and Implications on Future Solutions [6.731882555515892]
  本報告では,読み出し障害の空間的変動の厳密な実DRAMチップ特性について述べる。 Sv"ardは、行レベルの読み取り障害プロファイルに基づいて、既存のソリューションの攻撃性を動的に適応する新しいメカニズムである。
  論文  参考訳（メタデータ） (2024-02-28T19:00:55Z)
• Read Disturbance in High Bandwidth Memory: A Detailed Experimental Study on HBM2 DRAM Chips [6.501197729222095]
  高帯域メモリ(HBM)における読み出し障害(RowHammer,RowPress)の効果を実験的に実証し,未文書読み出し障害防御機構の内部動作を明らかにする。 2つのFPGAボードで6つのReal2 DRAMチップの詳細な特徴は、読み取り障害の脆弱性が2つの異なるチップ間で著しく異なることを示している。 我々は,より強力な読解障害攻撃とより効率的な防御機構を開発するために,我々の研究成果をどのように活用できるかを述べる。
  論文  参考訳（メタデータ） (2023-10-23T08:01:48Z)
• Forecasting Particle Accelerator Interruptions Using Logistic LASSO Regression [62.997667081978825]
  インターロックと呼ばれる予期せぬ粒子加速器の割り込みは、必要な安全対策にもかかわらず、突然の運用変更を引き起こす。 このような中断を予測することを目的とした,単純かつ強力なバイナリ分類モデルを提案する。 このモデルは、少なくとも絶対収縮と選択演算子によって罰せられるロジスティック回帰として定式化される。
  論文  参考訳（メタデータ） (2023-03-15T23:11:30Z)
• Improve Noise Tolerance of Robust Loss via Noise-Awareness [60.34670515595074]
  本稿では,NARL-Adjuster(NARL-Adjuster for brevity)と呼ばれる,ハイパーパラメータ予測関数を適応的に学習するメタラーニング手法を提案する。 4つのSOTAロバストな損失関数を我々のアルゴリズムに統合し,提案手法の一般性および性能をノイズ耐性と性能の両面で検証した。
  論文  参考訳（メタデータ） (2023-01-18T04:54:58Z)
• Ranking-Based Physics-Informed Line Failure Detection in Power Grids [66.0797334582536]
  ライン障害のリアルタイムかつ正確な検出は、極端な気象の影響を緩和し、緊急制御を活性化する最初のステップである。 電力収支方程式は、非線形性、極端な事象における発生の不確実性の増加、グリッドオブザーバビリティの欠如は、従来のデータ駆動障害検出手法の効率を損なう。 本稿では,グリッドトポロジ情報を利用した物理インフォームドライン故障検出器(FIELD)を提案する。
  論文  参考訳（メタデータ） (2022-08-31T18:19:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。