論文の概要: A Scalable Open-Source QEC System with Sub-Microsecond Decoding-Feedback Latency

• arxiv url: http://arxiv.org/abs/2603.16203v1
• Date: Tue, 17 Mar 2026 07:30:35 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-18 17:42:07.149016
• Title: A Scalable Open-Source QEC System with Sub-Microsecond Decoding-Feedback Latency
• Title（参考訳）: サブマイクロ秒復号-フィードバックレイテンシを持つスケーラブルなオープンソースQECシステム
• Authors: Junyi Liu, Yi Lee, Yilun Xu, Gang Huang, Xiaodi Wu,
• Abstract要約: 大規模かつフォールトトレラントな量子計算を実現するには量子エラー補正(QEC)が不可欠である。 RISC-Qをベースとしたオープンソースの完全統合QECシステムを提案する。 システムプロトタイプには,リアルタイムキュービット制御,スケーラブルな分散マルチボードアーキテクチャ,最先端ハードウェアQECデコーダが組み込まれている。
• 参考スコア（独自算出の注目度）: 18.7902768496315
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum error correction (QEC) is essential for realizing large-scale, fault-tolerant quantum computation, yet its practical implementation remains a major engineering challenge. In particular, QEC demands precise real-time control of a large number of qubits and low-latency, high-throughput and accurate decoding of error syndromes. While most prior work has focused primarily on decoder design, the overall performance of any QEC system depends critically on all its subsystems including control, communication, and decoding, as well as their integration. To address this challenge, we present an open-source, fully integrated QEC system built on RISC-Q, a generator for RISC-V-based quantum control architectures. Implemented on RFSoC FPGAs, our system prototype integrates real-time qubit control, a scalable distributed multi-board architecture, and the state-of-the-art hardware QEC decoder within a low-latency, high-throughput decoding pipeline, forming a complete hardware platform ready for deployment with superconducting qubits. Experimental evaluation on a three-board prototype based on AMD ZCU216 RFSoCs demonstrates an end-to-end QEC decoding-feedback latency of 446 ns for a distance-3 surface code, including syndrome aggregation, network communication, syndrome decoding, and error distribution. Extrapolating from measured subsystem performance and state-of-the-art decoder benchmarks, the architecture can achieve sub-microsecond decoding-feedback latency up to a distance-21 surface code ($\sim$881 physical qubits) when scaled to larger hardware configurations.
• Abstract（参考訳）: 大規模かつフォールトトレラントな量子計算を実現するにはQEC(Quantum error correction)が不可欠であるが、その実装は依然として大きな技術的課題である。 特に、QECは多数のキュービットと低レイテンシ、高スループット、エラーシンドロームの正確な復号化を要求する。 これまでのほとんどの作業はデコーダ設計に重点を置いてきたが、QECシステム全体の性能は制御、通信、デコードを含む全てのサブシステムに依存している。 この課題に対処するために、RISC-Vベースの量子制御アーキテクチャのためのジェネレータであるRISC-Q上に構築された、オープンソースで完全に統合されたQECシステムを提案する。 RFSoC FPGAに実装したシステムプロトタイプでは、リアルタイムキュービット制御、スケーラブルな分散マルチボードアーキテクチャ、そして最先端ハードウェアQECデコーダを低レイテンシで高スループットのデコードパイプラインに統合し、超伝導キュービットでデプロイ可能な完全なハードウェアプラットフォームを構築しています。 AMD ZCU216 RFSoCsをベースとした3面プロトタイプの試作実験により, 距離3面符号のQEC復号-フィードバック遅延が446 nsであり, 差分アグリゲーション, ネットワーク通信, シンドローム復号, エラー分布が示されている。 測定されたサブシステムの性能と最先端のデコーダベンチマークから外挿すると、このアーキテクチャは、より大きなハードウェア構成にスケールすると、サブマイクロ秒のデコード-フィードバックの遅延を、距離21のサーフェスコード(\sim$881 qubits)まで達成できる。

関連論文リスト

• CLASS: A Controller-Centric Layout Synthesizer for Dynamic Quantum Circuits [58.16162138294308]
  CLASSは、分散制御システムにおけるコントローラ間通信遅延を低減するために設計された、コントローラ中心のレイアウトシンセサイザーである。 評価の結果、CLASSは通信遅延を最大100%減らし、追加操作数の平均2.10%しか増加しないことがわかった。
  論文  参考訳（メタデータ） (2025-09-19T08:11:55Z)
• Distributed-HISQ: A Distributed Quantum Control Architecture [20.529851489287683]
  本稿では,ハードウェアに依存しない設計で量子制御を再定義する汎用命令セットであるDistributed-HISQを提案する。 HISQは、制御シーケンスのための統一言語を提供し、単一のマイクロアーキテクチャが様々な制御方法をサポートすることができる。 予約ベースの同期プロトコルであるBISPは、ゼロサイクル同期オーバーヘッドを達成できる可能性がある。
  論文  参考訳（メタデータ） (2025-09-05T04:29:50Z)
• RISC-Q: A Generator for Real-Time Quantum Control System-on-Chips Compatible with RISC-V [7.027060785241219]
  本稿では,Quantum Control System-on-Chip(QCSoC)設計のためのオープンソースのフレキシブルジェネレータRISC-Qを紹介する。 RISC-Qは, 既存のQCSoCの性能を再現し, 開発労力を大幅に削減できることを示す。
  論文  参考訳（メタデータ） (2025-05-20T20:54:14Z)
• Controller-decoder system requirements derived by implementing Shor's algorithm with surface code [0.5592394503914488]
  量子誤り補正(Quantum Error Correction, QEC)は、量子優位性への最も有望な経路と考えられている。 コントローラデコーダのクローズドループレイテンシは数十マイクロ秒以内に留まり、デコードタスクを並列化することで達成可能であることを示す。 また、物理レベルでの完全フォールトトレラント分解回路をシミュレートし、物理誤差率0.1%、1000キュービットといった短期ハードウェアの性能が回路の動作を成功させるのに十分であることを示す。
  論文  参考訳（メタデータ） (2024-11-29T23:55:29Z)
• Managing Classical Processing Requirements for Quantum Error Correction [6.995407614018462]
  量子誤り訂正を実用化するためには,効率的なデコーダスケジューリングが不可欠であることを示す。 提案手法は,フォールトトレラントベンチマークにおけるデコーダ要件を10～40%削減する。
  論文  参考訳（メタデータ） (2024-06-26T00:50:10Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• A Classical Architecture For Digital Quantum Computers [21.99729700579818]
  ボトルネックのスケーリング デジタル量子コンピュータの作成は、量子計算と古典的コンポーネントの両方の課題を引き起こす。 我々は,古典的なアーキテクチャを提示し,後者の課題の包括的リストに一度に対処し,それをエンドツーエンドシステムで完全に実装する。 我々のアーキテクチャは、大規模量子プロセッサのスケーラブルで高精度な制御を可能にし、量子ハードウェアの進化する要求に対応する。
  論文  参考訳（メタデータ） (2023-05-23T17:44:06Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
  本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。 推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
  論文  参考訳（メタデータ） (2022-07-03T06:57:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。