論文の概要: Design of Memristive Lightweight Encryption For In-Memory Image Steganography
- arxiv url: http://arxiv.org/abs/2605.03494v2
- Date: Tue, 12 May 2026 17:01:15 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-13 18:21:06.630413
- Title: Design of Memristive Lightweight Encryption For In-Memory Image Steganography
- Title（参考訳）: メモリ内画像ステレオグラフィのためのメムリシブ・ライトウェイト暗号化の設計
- Authors: Seyed Erfan Fatemieh, Reza Shahdi Alizadeh, Esmail Zarezadeh,
- Abstract要約: 本稿では,CIMのための標準軽量ストリーム暗号であるTriviumとGrain-128aを実装した。
これらの暗号のレジスタに提案したデータシフト法を適用すると、計算ステップの数を減らし、それぞれ42%と44%のエネルギー消費を削減できる。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: With the expansion of data-intensive applications and increasing data volumes, providing an efficient solution to address growing energy consumption and performance degradation caused by the transfer of large amounts of data between the processor and the main memory has become a severe challenge. The frequent transfer of large amounts of data between internal chip units, memories, and their interconnections exacerbates the vulnerability of the data being accessed. Employing a memristive Computation In-Memory-Array (CIM-A) architecture limits data transfer, thereby addressing both challenges. Furthermore, by integrating lightweight cryptography, developed to secure data in hardware-constrained devices, with CIM-A architectures, the security of data in transit, especially across interconnections, can be ensured. This paper implements two standard lightweight stream ciphers, Trivium and Grain-128a, for CIM using stateful material implication (IMPLY) logic to address these combined security and performance challenges. In addition to redesigning the cryptographic structures, we reduce the hardware complexity of conventional IMPLY-based implementations by proposing an efficient method for shifting data within the shift registers. Applying the proposed data-shifting method to the registers of these ciphers reduces the number of computational steps and decreases energy consumption by up to 42% and 44%, respectively, compared to conventional implementations. Finally, the performance of the proposed circuits is evaluated in a steganography application, demonstrating their practical efficiency.
- Abstract（参考訳）: データ集約型アプリケーションの拡大とデータボリュームの増大により、プロセッサとメインメモリ間の大量のデータ転送によるエネルギー消費の増大と性能劣化に対処する効率的なソリューションの提供は、深刻な課題となっている。
内部のチップユニット、メモリ、それらの相互接続間で大量のデータを頻繁に転送することは、アクセスされるデータの脆弱性を悪化させる。
memristive Computation In-Memory-Array (CIM-A)アーキテクチャを採用するとデータ転送が制限され、両方の課題に対処する。
さらに、ハードウェア制約のあるデバイスのデータをCIM-Aアーキテクチャでセキュアにするために開発された軽量暗号を統合することにより、特に相互接続におけるトランジット中のデータのセキュリティを確保することができる。
本稿では,2つの標準軽量ストリーム暗号であるTriviumとGrain-128aを実装した。
暗号構造の再設計に加えて、シフトレジスタ内でデータをシフトする効率的な方法を提案することにより、従来のIMPLY実装のハードウェアの複雑さを低減する。
これらの暗号のレジスタに提案したデータシフト法を適用すると、計算ステップの数を減らし、従来の実装に比べて消費電力を最大42%減らし、消費電力を44%減らす。
最後に,提案回路の性能をステガノグラフィーで評価し,その有効性を実証した。
関連論文リスト
- Harnessing Lightweight Transformer with Contextual Synergic Enhancement for Efficient 3D Medical Image Segmentation [59.711744386226194]
モデル効率を実現するための軽量トランスであるLight-UNETRを提案する。
Light-UNETRは軽量次元減少(LIDR)モジュールを備えており、空間次元とチャネル次元を減少させる。
また,変換器のデータ効率向上を目的としたCSE学習戦略も導入した。
論文 参考訳（メタデータ） (2026-03-24T16:24:19Z) - End-to-End Transformer Acceleration Through Processing-in-Memory Architectures [6.3093372874778835]
トランスフォーマーは自然言語処理や大規模言語モデルの中心となっているが、大規模に展開することは3つの大きな課題に直面している。
この研究は、オフチップデータ転送を最小限に抑えるために注意を再構築し、KVキャッシュを動的に圧縮してプーンし、複雑さとハードウェアフットプリントを減らすための連想メモリ操作として注意を解釈する処理インメモリソリューションを導入する。
論文 参考訳（メタデータ） (2025-11-21T19:22:47Z) - Transformers from Compressed Representations [74.48571451824569]
TEMPEST (TransformErs froM comPressed rEpreSenTations) は、圧縮されたファイルのバイトストリーム構造を利用して効果的なトークン化と符号化戦略を設計する手法である。
本提案では,意味分類に必要なトークン数を大幅に削減し,計算複雑性とメモリ使用量の両方を削減する。
論文 参考訳（メタデータ） (2025-10-26T13:48:03Z) - CIPHERMATCH: Accelerating Homomorphic Encryption-Based String Matching via Memory-Efficient Data Packing and In-Flash Processing [8.114331115730021]
ホモモルフィック暗号化(HE)は、元のデータを公開せずに暗号化されたデータのセキュアな計算を可能にする。
多くのクラウドコンピューティングアプリケーション(例えば、DNA読み取りマッピング、バイオメトリックマッチング、Web検索)は、正確な文字列マッチングをキー操作として使っている。
ホモモルフィック暗号を用いた従来の文字列マッチングアルゴリズムは、高い計算遅延によって制限される。
論文 参考訳（メタデータ） (2025-03-12T00:25:58Z) - Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。
最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文 参考訳（メタデータ） (2024-10-08T11:07:55Z) - Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。
本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。
この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
論文 参考訳（メタデータ） (2024-04-15T09:33:09Z) - Accelerator-driven Data Arrangement to Minimize Transformers Run-time on
Multi-core Architectures [5.46396577345121]
人工知能におけるトランスフォーマーモデルの複雑さは、計算コスト、メモリ使用量、エネルギー消費を拡大します。
ハードウェアアクセラレーターのカーネルサイズに支配される新しいメモリアレンジメント戦略を提案し,オフチップデータアクセスを効果的に最小化する。
我々の手法は、最先端の変圧器を用いた推論を実行する場合、最大2.8倍の速度向上を実現することができる。
論文 参考訳（メタデータ） (2023-12-20T13:01:25Z) - PREM: A Simple Yet Effective Approach for Node-Level Graph Anomaly
Detection [65.24854366973794]
ノードレベルのグラフ異常検出(GAD)は、医学、ソーシャルネットワーク、eコマースなどの分野におけるグラフ構造化データから異常ノードを特定する上で重要な役割を果たす。
本稿では,GADの効率を向上させるために,PREM (preprocessing and Matching) という簡単な手法を提案する。
我々のアプローチは、強力な異常検出機能を維持しながら、GADを合理化し、時間とメモリ消費を削減します。
論文 参考訳（メタデータ） (2023-10-18T02:59:57Z) - Containing Analog Data Deluge at Edge through Frequency-Domain
Compression in Collaborative Compute-in-Memory Networks [0.0]
本稿では,ディープラーニング推論タスクにおける領域効率向上のための新しい手法を提案する。
アナログデータをより効率的に処理することにより、センサからの貴重なデータを選択的に保持し、アナログデータデルージュによる課題を軽減することができる。
論文 参考訳（メタデータ） (2023-09-20T03:52:04Z) - RRNet: Towards ReLU-Reduced Neural Network for Two-party Computation
Based Private Inference [17.299835585861747]
本稿では,MPC比較プロトコルのオーバーヘッドを減らし,ハードウェアアクセラレーションによる計算を高速化するフレームワークRRNetを紹介する。
提案手法は,暗号ビルディングブロックのハードウェア遅延をDNN損失関数に統合し,エネルギー効率,精度,セキュリティ保証を改善する。
論文 参考訳（メタデータ） (2023-02-05T04:02:13Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。