論文の概要: LLM-Driven Design Space Exploration of FPGA-based Accelerators
- arxiv url: http://arxiv.org/abs/2605.05920v1
- Date: Thu, 07 May 2026 09:29:59 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-08 22:27:11.664351
- Title: LLM-Driven Design Space Exploration of FPGA-based Accelerators
- Title（参考訳）: FPGAを用いた加速器のLCM駆動設計空間探索
- Authors: Vinamra Sharma, Xingjian Fu, Jude Haris, José Cano,
- Abstract要約: SECDA-DSEは、FPGAベースのアクセラレータの設計空間探索を自動化するために、大規模言語モデルをSECDAエコシステムに統合するフレームワークである。
生成した加速器設計の高次合成に基づく評価により、SECDA-DSEの実現可能性を示す。
- 参考スコア（独自算出の注目度）: 0.5133143243716792
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Designing field-programmable gate array (FPGA)-based accelerators for modern artificial intelligence workloads requires navigating a large and complex hardware design space encompassing architectural parameters, dataflow strategies, and memory hierarchies, making the process time-consuming and resource-intensive. While the SECDA methodology enables rapid hardware-software co-design of accelerators through SystemC simulation and FPGA execution, identifying optimal accelerator configurations still requires substantial manual effort and domain expertise. This work presents SECDA-DSE, a framework that integrates Large Language Models (LLMs) into the SECDA ecosystem, comprising tools built around SECDA to automate the design space exploration (DSE) of FPGA-based accelerators. SECDA-DSE combines a structured DSE Explorer for generating accelerator configurations with an LLM Stack that performs reasoning-guided exploration using retrieval-augmented generation and chain-of-thought prompting, alongside a feedback loop that enables reinforced fine-tuning for continuous improvement. We demonstrate the feasibility of SECDA-DSE through an initial high-level synthesis based evaluation of a generated accelerator design that meets synthesis timing and resource constraints on an Zynq-7000 FPGA.
- Abstract（参考訳）: 現代の人工知能ワークロードのためのフィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを設計するには、アーキテクチャパラメータ、データフロー戦略、メモリ階層を含む、大規模で複雑なハードウェア設計スペースをナビゲートする必要がある。
SECDAの手法は、SystemCシミュレーションとFPGA実行を通じて、アクセラレータのハードウェアとソフトウェアの迅速な共同設計を可能にするが、最適なアクセラレータ構成を特定するには、依然としてかなりの手作業とドメインの専門知識が必要である。
この研究は、大規模言語モデル(LLM)をSECDAエコシステムに統合するフレームワークであるSECDA-DSEを紹介し、FPGAベースのアクセラレータの設計空間探索(DSE)を自動化するためにSECDAを中心に構築されたツールを含む。
SECDA-DSEは、加速器の構成を生成する構造化DSEエクスプローラーとLLM Stackを組み合わせることで、検索強化生成とチェーン・オブ・フォアプロンプトを用いた推論誘導探索と、継続的改善のために強化された微調整を可能にするフィードバックループを組み合わせる。
我々は、Zynq-7000 FPGA上での合成タイミングとリソース制約を満たす生成した加速器設計の、初期高レベルな合成に基づく評価により、SECDA-DSEの実現可能性を示す。
関連論文リスト
- SGA-MCTS: Decoupling Planning from Execution via Training-Free Atomic Experience Retrieval [74.1918709002557]
我々は, LLM計画を非パラメトリック検索として活用するフレームワークである textbfSGA-MCTS を紹介する。
オンラインでは、検索増強剤は、関連するステート-ゴール-アクション原子を取得するために、ハイブリッドシンボリック-セマンティック機構を使用する。
SGA-MCTSは、探索の重い計算コストを効果的に減らし、System 1推論速度におけるシステム2推論の深さを達成し、スケーラブルかつリアルタイムに自律的な計画が実現可能である。
論文 参考訳（メタデータ） (2026-04-16T07:22:36Z) - Understanding by Reconstruction: Reversing the Software Development Process for LLM Pretraining [66.89012795621349]
大規模言語モデル(LLM)は、複雑なソフトウェア工学に必要な、深く、長期にわたる推論に苦しむことが多い。
本稿では,再構築による理解という,新しいパラダイムを提案する。
マルチエージェントシミュレーションを用いて潜在エージェント軌道を合成するフレームワークを提案する。
論文 参考訳（メタデータ） (2026-03-11T09:23:20Z) - Architectural Design and Performance Analysis of FPGA based AI Accelerators: A Comprehensive Review [0.7874708385247353]
ディープラーニング(DL)は、急速に発展する先進技術である。
本稿では,DLのハードウェアレベルの最適化について述べる。
これは最先端のFPGAベースのニューラルネットワークアクセラレータの概要を提供する。
論文 参考訳（メタデータ） (2026-02-25T17:53:35Z) - Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design [4.129225533930966]
量子後暗号(PQC)は、出現する量子脅威に対するデータ保護に不可欠である。
LLMは、PQCアルゴリズムのFPGAアクセラレータ設計を自動化することで、設計の労力と開発時間を最小化することができる。
論文 参考訳（メタデータ） (2026-02-10T04:56:08Z) - SFATTI: Spiking FPGA Accelerator for Temporal Task-driven Inference -- A Case Study on MNIST [39.79758414095764]
スパイキングニューラルネットワーク(SNN)は、イベント駆動で時間的に疎らな性質のため、有望である。
本稿では,オープンソースのSpikeer+フレームワークを用いて手書き文字認識のための最適化SNNアクセラレータを生成する。
論文 参考訳（メタデータ） (2025-07-04T08:22:13Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - Harnessing FPGA Technology for Enhanced Biomedical Computation [0.0]
この研究は、CNN、Recurrent Neural Networks (RNN)、Long Short-Term Memory Networks (LSTMs)、Deep Belief Networks (DBNs)のような洗練されたニューラルネットワークフレームワークを掘り下げる。
レイテンシやスループットなどの性能指標を評価することにより,高度なバイオメディカルコンピューティングにおけるFPGAの有効性を示す。
論文 参考訳（メタデータ） (2023-11-21T08:51:58Z) - Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。
我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。
この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
論文 参考訳（メタデータ） (2023-07-16T01:20:17Z) - Reconfigurable Distributed FPGA Cluster Design for Deep Learning
Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。
提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文 参考訳（メタデータ） (2023-05-24T16:08:55Z) - LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy
Physics [45.666822327616046]
本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。
LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
論文 参考訳（メタデータ） (2022-09-28T12:55:35Z) - VAQF: Fully Automatic Software-hardware Co-design Framework for Low-bit
Vision Transformer [121.85581713299918]
量子化ビジョントランス(ViT)のためのFPGAプラットフォーム上で推論アクセラレータを構築するフレームワークVAQFを提案する。
モデル構造と所望のフレームレートから、VAQFはアクティベーションに必要な量子化精度を自動的に出力する。
FPGA上でのViTアクセラレーションに量子化が組み込まれたのはこれが初めてである。
論文 参考訳（メタデータ） (2022-01-17T20:27:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。