論文の概要: Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design

• arxiv url: http://arxiv.org/abs/2602.09410v1
• Date: Tue, 10 Feb 2026 04:56:08 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-02-11 20:17:43.378837
• Title: Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design
• Title（参考訳）: LLM駆動ハードウェア・ソフトウェア共同設計によるポスト量子暗号の高速化
• Authors: Yuchao Liao, Tosiron Adegbija, Roman Lysecky,
• Abstract要約: 量子後暗号(PQC)は、出現する量子脅威に対するデータ保護に不可欠である。 LLMは、PQCアルゴリズムのFPGAアクセラレータ設計を自動化することで、設計の労力と開発時間を最小化することができる。
• 参考スコア（独自算出の注目度）: 4.129225533930966
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Post-quantum cryptography (PQC) is crucial for securing data against emerging quantum threats. However, its algorithms are computationally complex and difficult to implement efficiently on hardware. In this paper, we explore the potential of Large Language Models (LLMs) to accelerate the hardware-software co-design process for PQC, with a focus on the FALCON digital signature scheme. We present a novel framework that leverages LLMs to analyze PQC algorithms, identify performance-critical components, and generate candidate hardware descriptions for FPGA implementation. We present the first quantitative comparison between LLM-driven synthesis and conventional HLS-based approaches for low-level compute-intensive kernels in FALCON, showing that human-in-the-loop LLM-generated accelerators can achieve up to 2.6x speedup in kernel execution time with shorter critical paths, while highlighting trade-offs in resource utilization and power consumption. Our results suggest that LLMs can minimize design effort and development time by automating FPGA accelerator design iterations for PQC algorithms, offering a promising new direction for rapid and adaptive PQC accelerator design on FPGAs.
• Abstract（参考訳）: 量子後暗号(PQC)は、出現する量子脅威に対するデータ保護に不可欠である。 しかし、アルゴリズムは複雑であり、ハードウェア上で効率的に実装することは困難である。 本稿では,大規模言語モデル(LLM)がPQCのハードウェア・ソフトウェア共同設計プロセスを加速する可能性について検討し,FALCONデジタル署名方式に着目した。 本稿では,LLMを利用してPQCアルゴリズムを解析し,性能クリティカルなコンポーネントを特定し,FPGA実装のためのハードウェア記述候補を生成する新しいフレームワークを提案する。 FALCONにおける低レベルの計算集約型カーネルに対するLSM駆動型合成と従来のHLSベースのアプローチによる最初の定量的比較を行い、資源利用と電力消費のトレードオフを強調しつつ、カーネル実行時間の最大2.6倍の高速化を実現できることを示す。 この結果から,LLMはPQCアルゴリズムのFPGAアクセラレータ設計イテレーションを自動化し,FPGA上での高速かつ適応的なPQCアクセラレータ設計のための新たな方向性を提供することにより,設計の労力と開発時間を最小化できる可能性が示唆された。

関連論文リスト

• Focus Session: LLM4PQC -- An Agentic Framework for Accurate and Efficient Synthesis of PQC Cores [12.18204758079849]
  ポスト量子暗号(PQC)ハードウェアの設計は複雑で階層的なプロセスである。 主なボトルネックは、PQC参照コードをCから高レベル合成(HLS)仕様に変換することである。 本稿では,高レベルPQC仕様と参照Cコードを合成可能なCコードに合成するエージェントフレームワーク LLM4PQC を提案する。
  論文  参考訳（メタデータ） (2026-02-10T15:53:37Z)
• FPGA-tailored algorithms for real-time decoding of quantum LDPC codes [1.213715600410032]
  量子低密度パリティチェック(qLDPC)符号に対する3つのデコーダクラスのFPGA調整バージョンを解析する。 メッセージパッシングでは、最近導入されたRelayデコーダとそのFPGA実装を解析する。 順序付き統計復号法では,高次故障箇所に集中するフィルタ付き変波器を導入する。 FPGA適応型一般化ユニオンフィンデコーダを設計する。
  論文  参考訳（メタデータ） (2025-11-26T18:33:47Z)
• The Fast for the Curious: How to accelerate fault-tolerant quantum applications [101.46859364118622]
  我々は、フォールトトレラント量子計算の実行時間を削減するための戦略を評価する。 ハードウェア,フォールトトレランス,アルゴリズム的サブルーチンの共設計が実行時間を短縮する方法について論じる。
  論文  参考訳（メタデータ） (2025-10-30T02:27:55Z)
• CLASS: A Controller-Centric Layout Synthesizer for Dynamic Quantum Circuits [58.16162138294308]
  CLASSは、分散制御システムにおけるコントローラ間通信遅延を低減するために設計された、コントローラ中心のレイアウトシンセサイザーである。 評価の結果、CLASSは通信遅延を最大100%減らし、追加操作数の平均2.10%しか増加しないことがわかった。
  論文  参考訳（メタデータ） (2025-09-19T08:11:55Z)
• Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis [14.458529723566379]
  LLM(Large Language Model)は、PythonやC++などのプログラミング言語に使用される。 本稿では,LLMを利用してHLS(High-Level Synthesis)ベースのハードウェア設計を行う。
  論文  参考訳（メタデータ） (2025-02-19T17:53:59Z)
• Designing Efficient LLM Accelerators for Edge Devices [1.4128048241287314]
  大きな言語モデル(LLM)は、リソース制約のあるエッジデバイスにデプロイすることで、ネットワーク接続への依存を低減し、よりプライバシーを提供する。 この問題に対処するため、LLM推論のための新しい効率的なエッジアクセラレータを設計することが重要である。 本稿では,効率的なFPGAベースのLCMアクセラレータの設計,統合,展開プロセスの合理化にSECDA手法を用いるSECDA-LLMを提案する。
  論文  参考訳（メタデータ） (2024-08-01T11:06:05Z)
• Quantum Circuit Synthesis and Compilation Optimization: Overview and Prospects [59.07692103357675]
  本調査では,アルゴリズムレベルから量子ハードウェアにまたがる,統合設計および最適化スキームの実現可能性について検討する。 手動設計のコストを削減し、実行の精度と効率を高め、ハードウェア上での量子アルゴリズムの優位性の実装と検証を容易にする。
  論文  参考訳（メタデータ） (2024-06-30T15:50:10Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Compiler for Distributed Quantum Computing: a Reinforcement Learning Approach [6.347685922582191]
  本稿では,EPRペアの生成とルーティングを共同で管理することで,実行時間の短縮を優先する新しいコンパイラを提案する。 本稿では, 量子回路の絡み合い生成の性質と動作要求を考慮し, リアルタイムかつ適応的なコンパイラ設計手法を提案する。 i)マルコフ決定過程(MDP)の定式化を用いてDQCの最適コンパイラをモデル化し、最適アルゴリズムの存在を確立し、(ii)この最適コンパイラを近似するために制約付き強化学習(RL)法を導入する。
  論文  参考訳（メタデータ） (2024-04-25T23:03:20Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。