論文の概要: Surrogate Neural Architecture Codesign Package (SNAC-Pack)

• arxiv url: http://arxiv.org/abs/2605.16138v1
• Date: Fri, 15 May 2026 16:18:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-18 21:22:26.367023
• Title: Surrogate Neural Architecture Codesign Package (SNAC-Pack)
• Title（参考訳）: Surrogate Neural Architecture Codesign Package (SNAC-Pack)
• Authors: Jason Weitz, Dmitri Demler, Benjamin Hawks, Aaron Wang, Nhan Tran, Javier Duarte,
• Abstract要約: Surrogate Neural Architecture Codesign Package (SNAC-Pack) ハードウェア対応のニューラルアーキテクチャコードサインとエンドツーエンドFPGAデプロイメントのためのオープンソースのAutoMLフレームワーク。 大型ハドロン衝突型加速器のジェット分類と超伝導量子ビットリードアウトにおけるSNAC-Packの実証を行った。
• 参考スコア（独自算出の注目度）: 0.4739011865318863
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Neural architecture search (NAS) is a powerful approach for automating model design, but existing methods often optimize for accuracy alone or rely on proxy metrics such as bit operations (BOPs) that correlate poorly with hardware cost. This gap is particularly large for FPGA deployment, where cost is dominated by a multi-dimensional budget of lookup tables, DSPs, flip-flops, BRAM, and latency. We present the Surrogate Neural Architecture Codesign Package (SNAC-Pack), an open-source AutoML framework for hardware-aware neural architecture codesign and end-to-end FPGA deployment. SNAC-Pack runs a multi-objective global search with Optuna and NSGA-II, loading trials to a shared SQLite store that enables parallel workers across compute nodes. A hardware surrogate model outputs per-trial resource and latency estimates, avoiding the synthesis cost that would otherwise dominate the search loop. A local search stage then applies quantization-aware training (QAT) together with iterative magnitude pruning in a combined compression loop, after which the final model is synthesized to FPGA firmware via the hls4ml Python library. A YAML configuration and an optional agentic frontend let users run the pipeline on new datasets without modifying the framework. We demonstrate SNAC-Pack on jet classification at the Large Hadron Collider and superconducting qubit readout, discovering compact architectures that match or exceed strong baselines on the task metric while reducing FPGA resource utilization and, in the qubit readout case, reducing the design space exploration process from months of manual fine-tuning to hours of automated search.
• Abstract（参考訳）: ニューラルアーキテクチャサーチ(NAS)はモデル設計を自動化するための強力なアプローチであるが、既存の手法は精度のみを最適化するか、ハードウェアコストと相関しないビット演算(BOP)のようなプロキシメトリクスに依存していることが多い。 このギャップはFPGAデプロイメントにおいて特に大きく、コストはルックアップテーブル、DSP、フリップフロップ、BRAM、レイテンシの多次元予算で占められている。 本稿では,ハードウェア対応ニューラルアーキテクチャ符号とエンドツーエンドFPGAデプロイメントのためのオープンソースAutoMLフレームワークであるSurrogate Neural Architecture Codesign Package(SNAC-Pack)を紹介する。 SNAC-PackはOptunaとNSGA-IIで多目的グローバル検索を実行し、共有SQLiteストアにトライアルをロードすることで、計算ノード間の並列ワーカーを可能にする。 ハードウェアサロゲートモデルは、サーチループに支配される合成コストを回避するため、サーチリソース当たりの出力と遅延推定を出力する。 局所的な探索段階は、量子化対応トレーニング(QAT)と同時圧縮ループにおける反復等級プルーニングを併用し、その後、hls4ml Pythonライブラリを介してFPGAファームウェアに最終モデルを合成する。 YAML設定とオプションのエージェントフロントエンドにより、フレームワークを変更することなく、新しいデータセット上でパイプラインを実行できる。 我々は,大型ハドロン衝突型加速器のジェット分類と超伝導クビット・リードアウトについてSNAC-Packを実証し,FPGA資源利用の削減とクビット・リードアウトの場合,設計空間探索過程を手作業による微調整から数時間の自動探索に短縮しつつ,タスク・メトリックの強いベースラインに一致するあるいは超えるようなコンパクトなアーキテクチャを発見した。

関連論文リスト

• BitLogic: Training Framework for Gradient-Based FPGA-Native Neural Networks [28.844098517315228]
  BitLogicはFPGAネイティブニューラルネットワークのためのエンドツーエンドのトレーニング可能なフレームワークである。 マルチ累積演算をFPGAプリミティブに直接マップする微分可能なLUTノードに置き換える。 ネイティブバイナリ計算、疎結合、効率的なハードウェア実現を提供する。
  論文  参考訳（メタデータ） (2026-02-07T06:32:44Z)
• AIConfigurator: Lightning-Fast Configuration Optimization for Multi-Framework LLM Serving [16.664502126572856]
  AIConfiguratorは、Large Language Model(LLM)推論のための統一されたパフォーマンスモデリングシステムである。 GPUベースのプロファイリングを必要とせずに、迅速なフレームワークベースの構成検索を可能にする。 これは、高密度モデルのパフォーマンスを最大40%向上させる優れたサービス構成を特定する。
  論文  参考訳（メタデータ） (2026-01-09T20:03:57Z)
• Shuttling Compiler for Trapped-Ion Quantum Computers Based on Large Language Models [27.588919587175543]
  トラップイオン量子コンピュータは、量子処理ユニット内のサブレジスタ間の接続を確立するための接続操作に依存している。 本稿では,この課題に対処するために,言語増加モデルに基づくレイアウトコンパイル戦略を提案する。 分岐イオン量子コンピュータのためのLLMベースのコンパイラの開発基盤を提供することを実証する。
  論文  参考訳（メタデータ） (2025-12-19T19:29:09Z)
• Surrogate Neural Architecture Codesign Package (SNAC-Pack) [0.5021531949915973]
  SNAC-Pack(Surrogate Neural Architecture Codesign Package)を提案する。 SNAC-PackはFPGAデプロイメントに焦点を当てたニューラルネットワークの発見と最適化を自動化する統合フレームワークである。 我々は、SNAC-Packを高エネルギー物理ジェットの分類タスクで実証し、63.84%の精度で資源推定を行う。
  論文  参考訳（メタデータ） (2025-12-17T22:06:26Z)
• ZeroLM: Data-Free Transformer Architecture Search for Language Models [54.83882149157548]
  現在の自動プロキシ発見アプローチは、検索時間の拡張、データの過度なオーバーフィットへの感受性、構造的な複雑さに悩まされている。 本稿では,効率的な重み統計によるモデルキャパシティの定量化を目的とした,新しいゼロコストプロキシ手法を提案する。 本評価は,FlexiBERT ベンチマークで Spearman's rho 0.76 と Kendall's tau 0.53 を達成し,このアプローチの優位性を示すものである。
  論文  参考訳（メタデータ） (2025-03-24T13:11:22Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• AutoMoE: Heterogeneous Mixture-of-Experts with Adaptive Computation for Efficient Neural Machine Translation [104.0979785739202]
  ニューラルネットワーク翻訳(NMT)タスクにおいて、Mixture-of-Expert(MoE)モデルが最先端のパフォーマンスを得た。 既存のMoEモデルは、ネットワーク全体に同じサイズの専門家が一様に配置される均質な設計を主に考慮している。 計算制約下での不均一なMoEを設計するためのフレームワークであるAutoMoEを開発した。
  論文  参考訳（メタデータ） (2022-10-14T05:32:17Z)
• Towards Optimal VPU Compiler Cost Modeling by using Neural Networks to Infer Hardware Performances [58.720142291102135]
  VPUNN"は低レベルのタスクプロファイリングに基づいてトレーニングされたニューラルネットワークベースのコストモデルである。 これは、IntelのVPUプロセッサのラインにおける最先端のコストモデリングよりも一貫して優れている。
  論文  参考訳（メタデータ） (2022-05-09T22:48:39Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Connection Sensitivity Matters for Training-free DARTS: From Architecture-Level Scoring to Operation-Level Sensitivity Analysis [32.94768616851585]
  最近提案されたトレーニングフリーNAS手法は、トレーニングフェーズを放棄し、優れたアーキテクチャを識別するためのスコアとして、さまざまなゼロコストプロキシを設計する。 本稿では, DARTSにおける操作重要度を, パラメータ集中バイアスを回避して, トレーニング不要な方法で適切に測定できるか, という問題を提起する。 ZEROSをNASに活用するための反復的かつデータに依存しない手法を考案することにより、新しい試行は自由微分型アーキテクチャサーチ(FreeDARTS)と呼ばれるフレームワークに繋がる。
  論文  参考訳（メタデータ） (2021-06-22T04:40:34Z)
• Generalized Latency Performance Estimation for Once-For-All Neural Architecture Search [0.0]
  特定のハードウェアとNAS検索空間で訓練されたベースモデルを用いた微調整を含む2つの汎用性戦略を紹介します。 ProxylessNASに比べて50%以上低いRMSE損失を達成できる待ち時間予測モデル群を提供する。
  論文  参考訳（メタデータ） (2021-01-04T00:48:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。