Fugu-MT 論文翻訳(概要): ScaleDisturb: Exploiting Temporal Asymmetry to Amplify Read Disturbance in Modern DRAM Chips

論文の概要: ScaleDisturb: Exploiting Temporal Asymmetry to Amplify Read Disturbance in Modern DRAM Chips

arxiv url: http://arxiv.org/abs/2606.07761v1
Date: Fri, 05 Jun 2026 18:21:16 GMT
ステータス: 翻訳完了
システム内更新日: 2026-06-16 13:51:10.760254
Title: ScaleDisturb: Exploiting Temporal Asymmetry to Amplify Read Disturbance in Modern DRAM Chips
Title（参考訳）: ScaleDisturb: 現代のDRAMチップにおける読み取り障害を増幅するための時間的非対称性の爆発
Authors: Jikun Wang, Haocong Luo, Ataberk Olgun, İsmail Emir Yüksel, A. Giray Yağlıkçı, Yu Liang, F. Nisa Bostancı, Mohammad Sadrosadati, Onur Mutlu,
Abstract要約: 本研究では,DRAM読み取り障害を増幅する新しいDRAMアクセスパターンであるScaleDisturbを提案する。 196個のDDR4および32個のDRAMチップの厳密な実験により、ScaleDisturbは、最先端のメモリアクセスパターンと比較して、行アクティベーションを著しく少なくすることがわかった。本論文では,ScaleDisturbを利用したユーザレベルのプログラムが,最先端のRowHammerやRowPressのメモリアクセスパターンよりも多くのビットフリップを誘導する実システムに対する概念実証攻撃を示す。
参考スコア（独自算出の注目度）: 10.455865014019036
License: http://creativecommons.org/licenses/by/4.0/
Abstract: DRAM suffers from read disturbance phenomena (e.g., RowHammer and RowPress), where repeatedly accessing or continuously keeping open a DRAM row (aggressor row) induces bitflips in other physically nearby unaccessed rows (victim rows). The disturbance mechanism is practically exploitable from the software stack and worsens across generations with continued density scaling. DRAM read disturbance is highly sensitive to memory access patterns, yet prior work explores read disturbance under only a limited set of access patterns. We present ScaleDisturb, a new DRAM access pattern that can amplify DRAM read disturbance by asymmetrically extending the open time of two aggressor rows. Our rigorous experimental characterization of 196 DDR4 and 3 HBM2 DRAM chips shows that ScaleDisturb (1) leads to bitflips at significantly fewer row activations, compared to state-of-the-art memory access patterns, (2) makes read disturbance attacks easier across all tested DRAM chips, (3) increases DRAM vulnerability to read disturbance as DRAM manufacturing technology scales down to smaller node sizes. We showcase a proof-of-concept attack on a real system where a user-level program leveraging ScaleDisturb induces more bitflips than state-of-the-art RowHammer and RowPress memory access patterns. We describe and evaluate four solutions for mitigating read disturbance bitflips in the presence of ScaleDisturb and call for more research on the topic.
Abstract（参考訳）: DRAMは読み取り障害現象(例えばRowHammerやRowPress)に悩まされ、DRAM行(アグレシタ行)を何度もアクセスしたり、連続的に保持したりすることで、他の物理的に近接していない行(ヴィティム行)でビットフリップを誘導する。障害機構はソフトウェアスタックから実質的に利用でき、連続した密度スケーリングによって世代間で悪化する。 DRAM読み取り障害は、メモリアクセスパターンに非常に敏感であるが、以前の研究では、限られたアクセスパターンのセットでのみ読み取り障害を調査していた。そこで我々は,DRAM読み取り障害を増幅する新しいDRAMアクセスパターンであるScaleDisturbを提案する。 DDR4 と 3 HBM2 DRAM チップの厳密な実験的特徴は、(1) 最先端のメモリアクセスパターンと比較してビットフリップが著しく少ないこと、(2) テスト済みの全 DRAM チップ間で読み出し障害攻撃を容易にすること、(3) DRAM 製造技術がノードサイズを小さくするにつれて、読み出し障害に対する DRAM 脆弱性を増大させることである。本論文では,ScaleDisturbを利用したユーザレベルのプログラムが,最先端のRowHammerやRowPressのメモリアクセスパターンよりも多くのビットフリップを誘導する実システムに対する概念実証攻撃を示す。本研究では,ScaleDisturbの存在下での読み出し障害のビットフリップを緩和する4つのソリューションを記述・評価し,そのトピックについてさらなる研究を求める。

関連論文リスト

Robust Dreamer: Deviation-Aware Latent Gaussian Memory for Action-Controlled AR Video Generation [89.70897512515477]
アクション制御された画像対ビデオ生成は、インタラクティブな世界シミュレーションにおいて有望なパラダイムであり、各制御信号が即時視覚応答を誘発する。長時間の自己回帰的なロールアウトに対する視覚的忠実さと3D一貫性を維持することは依然として難しい。既存の3D認識手法は、textitLatent--RGB Cyclingからの情報損失と、textiterror-free仮説によって引き起こされるトレーニング-推論ギャップという2つの障害により、破滅的なドリフトに悩まされることが多い。 textbfRobust Dreamerという,メモリ拡張フレームワークについて紹介する。
論文参考訳（メタデータ） (2026-05-29T05:21:33Z)
Memory-Efficient Fine-Tuning Diffusion Transformers via Dynamic Patch Sampling and Block Skipping [95.91466630940084]
Diffusion Transformer (DiTs) はテキスト・ツー・イメージ(T2I)の生成品質を大幅に向上させ、高品質なパーソナライズされたコンテンツ作成を可能にした。時間ステップ対応動的パッチサンプリングとブロックスキップを統合した,メモリ効率の良い細調整フレームワークDiT-BlockSkipを提案する。提案手法は,メモリ使用量を大幅に削減しつつ,質的,定量的に競合するパーソナライズ性能を実現する。
論文参考訳（メタデータ） (2026-03-21T11:02:18Z)
From Verbatim to Gist: Distilling Pyramidal Multimodal Memory via Semantic Information Bottleneck for Long-Horizon Video Agents [78.30630000529133]
本稿ではファジィトレース理論に基づくピラミッド型マルチモーダルメモリアーキテクチャMM-Memを提案する。 MM-Memメモリは階層的に感覚バッファ、エピソードストリーム、シンボリックに構造する。実験により、MM-Memがオフラインタスクとストリーミングタスクの両方で有効であることが確認された。
論文参考訳（メタデータ） (2026-03-02T05:12:45Z)
Revisiting DRAM Read Disturbance: Identifying Inconsistencies Between Experimental Characterization and Device-Level Studies [6.994584169884799]
本研究では,RowHammerとRowPressのキービットフリップ特性をデバイスレベルのエラー機構から同定し,抽出する。我々はRowHammerとRowPressのビットフリップ方向の基本的な矛盾と、実験結果とデバイスレベルのエラー機構のアクセスパターン依存性を見出した。
論文参考訳（メタデータ） (2025-03-20T23:40:33Z)
A Universal Framework for Compressing Embeddings in CTR Prediction [68.27582084015044]
本稿では,事前学習した埋め込みを定量化することにより,埋め込みテーブルを圧縮するモデル非依存型埋め込み圧縮(MEC)フレームワークを提案する。まず、高頻度特徴と低周波特徴のバランスをとるために、人気重み付け正規化を適用します。 3つのデータセットの実験により,提案手法はメモリ使用量を50倍以上削減し,レコメンデーション性能を維持・改善する。
論文参考訳（メタデータ） (2025-02-21T10:12:34Z)
Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips [0.0]
ストレージ密度は、システムレベルの攻撃によって悪用される回路レベルの脆弱性であるDRAM読み取り障害を悪化させる。既存の防御は効果がないか、違法に高価である。 1)DRAMベースのシステムの保護は、技術スケーリングが読み取り障害の脆弱性を増大させるにつれてコストが高くなり、2)既存のソリューションの多くはDRAM内部の独自知識に依存している。
論文参考訳（メタデータ） (2024-08-27T13:12:03Z)
Spatial Variation-Aware Read Disturbance Defenses: Experimental Analysis of Real DRAM Chips and Implications on Future Solutions [6.731882555515892]
本報告では,読み出し障害の空間的変動の厳密な実DRAMチップ特性について述べる。 Sv"ardは、行レベルの読み取り障害プロファイルに基づいて、既存のソリューションの攻撃性を動的に適応する新しいメカニズムである。
論文参考訳（メタデータ） (2024-02-28T19:00:55Z)
Read Disturbance in High Bandwidth Memory: A Detailed Experimental Study on HBM2 DRAM Chips [6.501197729222095]
高帯域メモリ(HBM)における読み出し障害(RowHammer,RowPress)の効果を実験的に実証し,未文書読み出し障害防御機構の内部動作を明らかにする。 2つのFPGAボードで6つのReal2 DRAMチップの詳細な特徴は、読み取り障害の脆弱性が2つの異なるチップ間で著しく異なることを示している。我々は,より強力な読解障害攻撃とより効率的な防御機構を開発するために,我々の研究成果をどのように活用できるかを述べる。
論文参考訳（メタデータ） (2023-10-23T08:01:48Z)
RowPress: Amplifying Read Disturbance in Modern DRAM Chips [7.046976177695823]
RowPressは、DRAM行を長時間開いておくことで、メモリアイソレーションを壊します。極端な場合、RowPressは隣接する行が一度だけアクティベートされたときにDRAM行のビットフリップを誘導する。 164個の実DDR4 DRAMチップの詳細な特徴は、RowPressが3大DRAMメーカーのすべてのチップに影響を与えることを示している。
論文参考訳（メタデータ） (2023-06-29T16:09:56Z)
FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness [80.3586155104237]
FlashAttentionは、トランスフォーマーのためのIO対応の正確な注意アルゴリズムである。これにより、GPU高帯域メモリ(HBM)とGPUオンチップ間のメモリ読み込み/書き込み数を削減できる。 FlashAttentionとブロックスパース FlashAttentionは、トランスフォーマーのコンテキストを長くすることを可能にする。
論文参考訳（メタデータ） (2022-05-27T17:53:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。