論文の概要: Hardware-Aware QAOA for Honeypot Traffic Partitioning on 100+ Qubit IBM Quantum Processors

• arxiv url: http://arxiv.org/abs/2606.09469v1
• Date: Mon, 08 Jun 2026 13:24:55 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-09 14:42:07.087047
• Title: Hardware-Aware QAOA for Honeypot Traffic Partitioning on 100+ Qubit IBM Quantum Processors
• Title（参考訳）: 100kbit以上のIBM量子プロセッサ上のハニーポットトラフィック分割のためのハードウェア対応QAOA
• Authors: Cameron V. Cogburn, Casimer DeCusatis, Evan Spillane,
• Abstract要約: デニアル・オブ・サービス(DoS)と分散デニアル・オブ・サービス(DDoS)の緩和には、悪意のあるトラフィックと良質なトラフィックを分離すると同時に、正当なユーザへの障害を最小限に抑える必要がある。 以前の研究では、ハニーポットのトラフィックパーティショニングを重み付けされたMaxCut問題にマッピングし、変動量子アルゴリズムで得られたグラフを解くことを提案した。 我々は、この原理の証明を再現可能なイベントレベルハニーポット・ツー・QUBOパイプラインで拡張し、16、32、66、110のイベントノードを持つ時間的二部グラフをラベル付けし、IBM量子ハードウェア上でのQAOA実行、古典的ベースライン、ノイズレス行列製品状態参照、ルーティングオーバヘッドで拡張する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Denial-of-service (DoS) and distributed denial-of-service (DDoS) mitigation requires separating malicious traffic from benign traffic while minimizing disruption to legitimate users. Prior work proposed mapping honeypot traffic partitioning to a weighted MaxCut problem and solving the resulting graphs with variational quantum algorithms. We extend this proof of principle direction with a reproducible event-level honeypot-to-QUBO pipeline, labeled temporal bipartite benchmark graphs with 16, 32, 66, and 110 event nodes, QAOA executions on IBM quantum hardware, classical heuristic baselines, a noiseless matrix product state reference, and a routing overhead analysis across quantum processor architectures. The largest benchmark is a 110-node, 181-edge instance executed on three IBM backends. Our results show that a shallow QAOA can execute real traffic partitioning workloads at the utility scale, while backend architecture and routing overhead affect objective quality, security metrics, and observed runtime. Because simple classical heuristics can solve the current labeled benchmark graphs, these experiments are not a quantum advantage claim. Instead, we deliberately use a fixed, shallow QAOA implementation to enable controlled comparisons across problem sizes and hardware architectures. This work establishes a hardware feasibility and architecture benchmark framework, and demonstrates that MaxCut cost, security quality, routing overhead, and runtime must be reported as separate metrics for cybersecurity relevant quantum optimization.
• Abstract（参考訳）: デニアル・オブ・サービス(DoS)と分散デニアル・オブ・サービス(DDoS)の緩和には、悪意のあるトラフィックと良質なトラフィックを分離すると同時に、正当なユーザへの障害を最小限に抑える必要がある。 以前の研究では、ハニーポットのトラフィックパーティショニングを重み付けされたMaxCut問題にマッピングし、変動量子アルゴリズムで得られたグラフを解くことを提案した。 我々は、この原理方向の証明を、再現可能なイベントレベルハニーポットからQUBOパイプライン、時間二部グラフに16、32、66、110のイベントノード、IBM量子ハードウェア上のQAOA実行、古典的ヒューリスティックベースライン、ノイズレス行列製品状態参照、量子プロセッサアーキテクチャ間のルーティングオーバヘッド分析で拡張する。 最大のベンチマークは、110ノード、181エッジのインスタンスで、3つのIBMバックエンドで実行される。 この結果から,バックエンドアーキテクチャやルーティングのオーバーヘッドが目標品質,セキュリティ指標,監視実行環境に影響を与えているのに対して,浅層QAOAは実トラフィックパーティショニングワークロードを実用規模で実行可能であることがわかった。 単純な古典的ヒューリスティックスは現在のラベル付きベンチマークグラフを解くことができるので、これらの実験は量子上の優位性という主張ではない。 代わりに、固定された浅いQAOA実装を意図的に使用して、問題のサイズやハードウェアアーキテクチャの制御された比較を可能にします。 この研究は、ハードウェアの実現性とアーキテクチャのベンチマークフレームワークを確立し、MaxCutのコスト、セキュリティ品質、ルーティングオーバーヘッド、ランタイムをサイバーセキュリティに関連する量子最適化のための別のメトリクスとして報告する必要があることを実証する。

関連論文リスト

• Benchmarking Quantum Algorithmic Resilience for CVaR Portfolio Optimization: The Expressibility-Coherence Trade-off [0.0]
  量子最適化は複雑な金融モデリングに理論的利点をもたらす。 ノイズ中間スケール量子(NISQ)デバイスへの物理実装は、ハードウェアトポロジによって厳しく制約されている。 本研究では,ハードウェア効率の良い変分量子ニューラルネットワーク(HE-VQNN)とウォームスタート量子近似最適化アルゴリズム(WS-QAOA)のベンチマーク解析を行う。
  論文  参考訳（メタデータ） (2026-06-05T17:07:59Z)
• AQER: a scalable and efficient data loader for digital quantum computers [62.40228216126285]
  我々は,ターゲット状態の絡み合いを体系的に低減し,負荷回路を構成するスケーラブルなAQL手法であるAQERを開発した。 我々は、合成データセット、古典画像および言語データセット、最大50キュービットの量子多体状態データセットを用いて、AQERの有効性を評価するための体系的な実験を行う。
  論文  参考訳（メタデータ） (2026-02-02T14:39:42Z)
• Benchmarking neutral atom-based quantum processors at scale [0.22940141855172033]
  中性原子ベースの量子計算は、フォールトトレラント量子計算の代替として確立されている。 我々はこれらの量子プロセッサを大規模に評価する2つの系統的なベンチマークを示す。
  論文  参考訳（メタデータ） (2025-11-28T08:19:20Z)
• Evaluating the performance of quantum processing units at large width and depth [0.40964539027092917]
  線形ランプ量子近似最適化アルゴリズム(LR-QAOA)に基づくベンチマークプロトコルを提案する。 LR-QAOAは、回路深度が増加するにつれてコヒーレント信号を保存するQPUの能力を定量化し、ランダムサンプリングと統計的に区別できない性能になるかどうかを特定する。 このプロトコルを6つのベンダーの24の量子プロセッサに適用し、最大156の量子ビットと1Dチェーンにまたがる1万の層、ネイティブレイアウト、完全に接続されたトポロジの問題をテストします。
  論文  参考訳（メタデータ） (2025-02-10T13:50:50Z)
• Benchmarking Quantum Annealers with Near-Optimal Minor-Embedded Instances [0.0]
  本稿では,D-Wave Quantum Annealersに関連付けられた準最適部分埋め込みマッピングを用いてグラフインスタンスを生成するための新しいプロトコルを確立する。 この手法を用いて、制約のない最適化問題の大規模インスタンス上でQAをベンチマークし、QPUの性能を効率的な古典的解法と比較する。
  論文  参考訳（メタデータ） (2024-05-02T15:19:39Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Accelerating variational quantum algorithms with multiple quantum processors [78.36566711543476]
  変分量子アルゴリズム(VQA)は、特定の計算上の利点を得るために、短期量子マシンを利用する可能性がある。 現代のVQAは、巨大なデータを扱うために単独の量子プロセッサを使用するという伝統によって妨げられている、計算上のオーバーヘッドに悩まされている。 ここでは、この問題に対処するため、効率的な分散最適化手法であるQUDIOを考案する。
  論文  参考訳（メタデータ） (2021-06-24T08:18:42Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。