論文の概要: SupraSNN: Exploiting Synapse-Level Parallelism in Spiking Neural Network Accelerators through Co-Optimized Mapping and Scheduling
- arxiv url: http://arxiv.org/abs/2606.13354v1
- Date: Thu, 11 Jun 2026 13:41:41 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-06-12 15:55:27.825842
- Title: SupraSNN: Exploiting Synapse-Level Parallelism in Spiking Neural Network Accelerators through Co-Optimized Mapping and Scheduling
- Title（参考訳）: SupraSNN: 共最適化マッピングとスケジューリングによるニューラルネットワーク加速器スパイキングにおけるシナプスレベル並列性の爆発
- Authors: Seyed Sadra Ghavami, Mohammad Hossein Nikkhah, Mohammad Rasoul Roshanshah, Saeed Safari,
- Abstract要約: Spiking Neural Networks(SNN)は、高効率な計算に向けて、ブレインインスパイアされたパスを提供するが、その実践的デプロイメントは、物理ハードウェア上での大規模な並列処理の管理と実行という課題によって制約されている。
SupraSNNは、シナプス計算と神経計算を物理的に分離することで高レベル並列化を実現する超スカラー型アーキテクチャである。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Spiking Neural Networks (SNNs) offer a brain-inspired path toward highly efficient computation, but their practical deployment is constrained by the challenge of managing and executing their massive parallelism on physical hardware. This problem mirrors the historical challenge in processor design of moving beyond serial execution, a barrier broken by superscalar architectures that dispatch multiple instructions to parallel functional units. Drawing inspiration from this paradigm, we introduce a hardware-software co-design framework that treats synaptic events as parallelizable micro-operations. We present SupraSNN, a superscalar-inspired architecture that achieves high synapse-level parallelism by physically decoupling synaptic and neuronal computations. Within this architecture, a Multi-Cast Tree routes spike data to multiple parallel Synapse Processing Units serve as the computational pipelines, while a Merge Tree consolidates distributed results for processing by a unified Neuron Unit--deliberately centralizing complex neuron state dynamics to mitigate hardware overhead and resource duplication. The efficacy of this architecture is enabled by a sophisticated partitioning and scheduling framework that first maps the SNN onto hardware respecting memory constraints, then heuristic scheduling determines the synaptic execution order, maximizing throughput and resource utilization. Implementing a feedforward SNN trained on MNIST (93.44% accuracy), SupraSNN achieves 149 $μs$ inference latency and 0.025 mJ per image (0.276 nJ per synapse) on the Xilinx Zynq XC7Z020 FPGA--delivering 47.6% lower latency and 5.6$\times$ better energy efficiency than prior FPGA-based SNN accelerators. Beyond vision tasks, a recurrent SNN on the Spiking Heidelberg Dataset (71.82% accuracy) achieves 1.41 ms latency and 0.77 mJ per sample on XC7Z030.
- Abstract（参考訳）: スパイキングニューラルネットワーク(SNN)は、高効率な計算への脳に触発されたパスを提供するが、その実践的デプロイメントは、物理ハードウェア上での大規模な並列処理の管理と実行という課題によって制限されている。
この問題は、並列機能ユニットに複数の命令をディスパッチする超スカラーアーキテクチャによって破壊されるバリアであるシリアル実行を超えて動くプロセッサ設計における歴史的課題を反映している。
このパラダイムからインスピレーションを得て,シナプスイベントを並列化可能なマイクロオペレーティングとして扱うハードウェア・ソフトウェア共同設計フレームワークを導入する。
SupraSNNは, シナプスレベルの並列性を, シナプス計算と神経計算を物理的に分離することで実現した超スカラー型アーキテクチャである。
このアーキテクチャでは、複数の並列Synapse Processing Unitにスパイクデータをルーティングし、Merge Treeは計算パイプラインとして機能し、Universal Neuron Unit-deliberately centralized complex neuron state dynamicsによる処理の分散結果を統合してハードウェアオーバーヘッドとリソース重複を緩和する。このアーキテクチャの有効性は、SNNをメモリ制約を尊重するハードウェアにマッピングする洗練されたパーティショニングとスケジューリングフレームワークによって実現され、ヒューリスティックスケジューリングがシナプス実行順序を決定し、スループットとリソース利用を最大化する。MNIST(93.44%の精度)に基づいてトレーニングされたフィードフォワードSNNを実装し、SupraSNNは149$μs/ inferenceと0.025mJ per inference(0.20.76nj/s)を達成し、Zinx-Zinx-Zinx-0.0.0.47.47.47.47.47.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0. 0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.6.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0. 0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0. 0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0. 0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0. 0.0.0.0.0.0.0.0.0.0.0.0.
視覚タスク以外にも、スパイキングハイデルバーグデータセット(精度71.82%)上の繰り返しSNNは、XC7Z030で1サンプルあたり1.41msのレイテンシと0.77mJを達成する。
関連論文リスト
- LongSpike: Fractional Order Spiking State Space Models for Efficient Long Sequence Learning [53.855185131868446]
スパイキングニューラルネットワーク(SNN)は、シーケンシャルデータを処理する際の生物学的な妥当性とエネルギー効率を十分に考慮している。
本研究では,数次状態空間モデリングを統合した新しいSNNフレームワークであるLongSpikeを提案する。
従来の整数階数 SSM を分数計算系に拡張することにより、LongSpike は長いメモリカーネルとニューロンダイナミクスの階層的な統合を可能にする。
論文 参考訳（メタデータ） (2026-06-11T04:54:07Z) - Memristor-Based Spiking Neural Network Accelerator for Bio-inspired Interception Task [3.3128630520083977]
スパイキングニューラルネットワーク(SNN)は、生物学的ニューラルネットワークにインスパイアされたイベント駆動で低消費電力の計算を提供する。
本稿では、メモリ内シナプス計算とアナログ集積火炎(IF)ニューロンを統合したアナログメムリスタベースのスパイクニューラルネットワーク(SNN)アクセラレータを提案する。
論文 参考訳（メタデータ） (2026-05-29T13:34:07Z) - YANA: Bridging the Neuromorphic Simulation-to-Hardware Gap [0.559314565030237]
スパイキングニューラルネットワーク(SNN)は、従来のニューラルネットワーク(ANN)よりも大きなアドバンテージを約束する
しかし、別のニューロモルフィック加速器(YANA)はニューロモルフィックコンピューティングのためのハードウェアおよびソフトウェアフレームワークを提供する。
AMD Kria KR260プラットフォーム上にデプロイされた単一のYANAコアは、740 LUT、918レジスタ、7 BRAM、24 URAMを使用し、最大217ドルのシナプスと21,000ドルのニューロンをサポートする。
論文 参考訳（メタデータ） (2026-04-03T20:03:11Z) - An FPGA-Based SoC Architecture with a RISC-V Controller for Energy-Efficient Temporal-Coding Spiking Neural Networks [0.0]
スパイキングニューラルネットワーク(SNN)は、低消費電力エッジAIに理想的な高エネルギー効率とイベント駆動型計算を提供する。
本稿では,RISC-Vコントローラをイベント駆動型SNNコアに統合した,時間的符号化SNNのためのコンパクトなSystem-on-Chipアーキテクチャを提案する。
アーキテクチャはXilinx Artix-7 FPGAで完全に動作し、最大16倍のメモリ削減を実現している。
論文 参考訳（メタデータ） (2026-03-17T23:39:13Z) - A Robust, Open-Source Framework for Spiking Neural Networks on Low-End FPGAs [0.0]
スパイキングニューラルネットワーク(SNN)は、ますます電力を消費するニューラルネットワークの潜在的な解決策として登場した。
本稿では、ロバストなSNNアクセラレーションアーキテクチャと、PytorchベースのSNNモデルコンパイラからなるフレームワークを提案する。
このアーキテクチャはローエンドFPGAをターゲットにしており、非常に少ない(6358 LUT、40.5 BRAM)リソースを必要とする。
論文 参考訳（メタデータ） (2025-07-09T21:08:28Z) - Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。
スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。
分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。
本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
論文 参考訳（メタデータ） (2024-11-07T14:08:35Z) - Spiker+: a framework for the generation of efficient Spiking Neural
Networks FPGA accelerators for inference at the edge [49.42371633618761]
Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。
Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
論文 参考訳（メタデータ） (2024-01-02T10:42:42Z) - LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy
Physics [45.666822327616046]
本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。
LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
論文 参考訳（メタデータ） (2022-09-28T12:55:35Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。