論文の概要: A Modern Large-Scale Memory Characterization Laboratory

• arxiv url: http://arxiv.org/abs/2606.13725v1
• Date: Thu, 11 Jun 2026 08:49:31 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-15 16:00:42.524823
• Title: A Modern Large-Scale Memory Characterization Laboratory
• Title（参考訳）: 大規模記憶評価実験室
• Authors: Ataberk Olgun, Haocong Luo, Ismail Emir Yuksel, F. Nisa Bostanci, A. Giray Yaglikci, Onur Mutlu,
• Abstract要約: DRAM理解のための大規模DRAM評価実験について述べる。 この研究所の重要なビルディングブロックはDRAM Benderである。
• 参考スコア（独自算出の注目度）: 7.215824168819721
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Real memory chip characterization yields insights into fundamental operational characteristics of modern memory, enabling new mechanisms that improve memory performance, robustness, security, and energy efficiency. We describe our large-scale DRAM characterization laboratory for understanding DRAM. A key building block of this laboratory is DRAM Bender, a versatile and easy-to-use modern DRAM characterization infrastructure. We have updated DRAM Bender to i) introduce support for new types of characterization experiments, ii) expand on its DRAM interface standard support, and iii) make it easier to use at large scale. This paper introduces these updates for the first time. We hope our infrastructure enables the community to discover new problems and solve critical memory scaling issues, enabling the overcoming of the huge memory bottleneck that plagues modern computing systems.
• Abstract（参考訳）: 実際のメモリチップの特徴付けは、現代のメモリの基本的な運用特性に関する洞察を与え、メモリ性能、堅牢性、セキュリティ、エネルギー効率を改善する新しいメカニズムを可能にする。 DRAM理解のための大規模DRAM評価実験について述べる。 この研究所の重要なビルディングブロックはDRAM Benderである。 DRAM Benderをアップデートしました。 一 新種のキャラクタリゼーション実験のサポートの導入 二 DRAM インターフェース標準サポートの拡張及び 三 大規模に使いやすくすること。 本稿では,これらの更新を初めて紹介する。 我々のインフラは、コミュニティが新しい問題を発見し、重要なメモリスケーリング問題を解決するのを可能にし、現代のコンピューティングシステムに悩む巨大なメモリボトルネックの克服を可能にしていることを願っています。

関連論文リスト

• RoboMemArena: A Comprehensive and Challenging Robotic Memory Benchmark [49.16825786282095]
  記憶はロボットインテリジェンスにとって重要な要素であり、ロボットは長期のタスクを達成するために過去の観察と行動に頼る必要がある。 既存のロボットメモリベンチマークには、メモリ形成のためのマルチモーダルアノテーションがなく、タスクカバレッジと構造的複雑さが制限されており、実際の評価なしにシミュレーションに制限されている。 このギャップに対処するため、26タスクの大規模ベンチマークであるRoboMemArenaでは、タスク毎の平均軌道長が1,000ステップを超え、サブタスクの68.9%がメモリ依存である。
  論文  参考訳（メタデータ） (2026-05-11T17:54:49Z)
• Remember Me, Refine Me: A Dynamic Procedural Memory Framework for Experience-Driven Agent Evolution [52.76038908826961]
  我々は静的ストレージと動的推論のギャップを埋めるため、$textbfReMe$ ($textitRemember Me, Refine Me$)を提案する。 ReMeは3つのメカニズムを通じてメモリライフサイクルを革新する: $textitmulti-faceted distillation$, きめ細かい経験を抽出する。 BFCL-V3とAppWorldの実験では、ReMeが新しい最先端のエージェントメモリシステムを確立している。
  論文  参考訳（メタデータ） (2025-12-11T14:40:01Z)
• Stable Hadamard Memory: Revitalizing Memory-Augmented Agents for Reinforcement Learning [64.93848182403116]
  現在のディープラーニングメモリモデルは、部分的に観察可能で長期にわたる強化学習環境で苦労している。 本稿では,強化学習エージェントのための新しい記憶モデルであるStable Hadamard Memoryを紹介する。 我々の手法は、部分的に観測可能なベンチマークに挑戦する上で、最先端のメモリベースの手法よりも大幅に優れています。
  論文  参考訳（メタデータ） (2024-10-14T03:50:17Z)
• Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips [0.0]
  ストレージ密度は、システムレベルの攻撃によって悪用される回路レベルの脆弱性であるDRAM読み取り障害を悪化させる。 既存の防御は効果がないか、違法に高価である。 1)DRAMベースのシステムの保護は、技術スケーリングが読み取り障害の脆弱性を増大させるにつれてコストが高くなり、2)既存のソリューションの多くはDRAM内部の独自知識に依存している。
  論文  参考訳（メタデータ） (2024-08-27T13:12:03Z)
• DRAMScope: Uncovering DRAM Microarchitecture and Characteristics by Issuing Memory Commands [6.863346979406863]
  本稿では,コモディティDRAMチップの微細構造とその動作誘起ビットフリップ(AIB)特性への影響について述べる。 正確で効率的なリバースエンジニアリングのために、AIB、保持時間テスト、そしてクロスバリデーション可能なRowCopyという3つのツールを使用します。 これまでに知られていなかったAIBの脆弱性を特定し、シンプルで効果的な保護ソリューションを提案する。
  論文  参考訳（メタデータ） (2024-05-03T22:10:21Z)
• Recurrent Action Transformer with Memory [39.58317527488534]
  本稿では,情報保持を規制するリカレントメモリ機構を組み込んだ新しいモデルアーキテクチャを提案する。 メモリ集約環境(ViZDoom-Two-Colors, T-Maze, Memory Maze, Minigrid-Memory)、古典的アタリゲーム、MuJoCo制御環境について実験を行った。 その結果、メモリの使用は、古典的な環境における結果の維持や改善をしながら、メモリ集約環境におけるパフォーマンスを著しく向上させることができることがわかった。
  論文  参考訳（メタデータ） (2023-06-15T19:29:08Z)
• DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips [6.574254292319253]
  そこで我々は,最新のDRAMチップを実験的に研究できるFPGAベースの新しいインフラを提案する。 DRAM Benderは、DRAMチップの低レベルインタフェースを通じて直接インターフェースすることができる。 使い易いC++とPythonのプログラミングインターフェースを公開し、ユーザーは様々なタイプのDRAM実験を素早く開発できる。
  論文  参考訳（メタデータ） (2022-11-10T19:43:03Z)
• Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations [7.663876942368506]
  本稿では,自律的なDRAM保守操作を可能にする,低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 SMDは、メモリコントローラからチップへのメンテナンス操作を制御する責任を負う。 DDRxインタフェースに新しいピンを追加することなく、低レイテンシで実装可能であることを示す。
  論文  参考訳（メタデータ） (2022-07-27T08:27:10Z)
• Memformer: A Memory-Augmented Transformer for Sequence Modeling [55.780849185884996]
  本稿では、シーケンスモデリングのための効率的なニューラルネットワークであるMemformerを紹介する。 我々のモデルは長いシーケンスを処理する際に線形時間複雑性と一定メモリ空間複雑性を実現する。
  論文  参考訳（メタデータ） (2020-10-14T09:03:36Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。