Fugu-MT 論文翻訳(概要): PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation

論文の概要: PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation

arxiv url: http://arxiv.org/abs/2606.15052v1
Date: Sat, 13 Jun 2026 01:48:52 GMT
ステータス: 翻訳完了
システム内更新日: 2026-06-16 16:21:32.742594
Title: PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation
Title（参考訳）: PANDA: LLMによるパフォーマンス駆動型アナログ設計フレームワーク
Authors: Haoyi Zhang, Weijian Fan, Xiaohan Gao, Bingyang Liu, Runsheng Wang, Yibo Lin,
Abstract要約: PANDAは、ステージ間の依存関係を積極的に管理することによって、最終的なレイアウトに高レベルの設計意図をブリッジする。これにより、自動化がアルゴリズム中心の実行から意図中心のコデザインに移行し、ターンアラウンド時間が数日から数週間から数時間に短縮される。
参考スコア（独自算出の注目度）: 11.22375345752075
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Traditional design of analog circuits heavily relies on manual interventions across topology, sizing, and layout, with prior automation addressing stages in isolation. In this work, we propose PANDA, an LLM-enhanced framework that bridges high-level design intent to final layout by actively managing cross-stage dependencies through guided topology synthesis, substructure-aware sizing, and constraint-driven layout generation. This shifts automation from algorithm-centric execution to intent-centric co-design, reducing turnaround time from days or weeks to hours while improving design performance.
Abstract（参考訳）: アナログ回路の伝統的な設計は、トポロジー、サイズ、レイアウトを横断する手動の介入に大きく依存しており、以前の自動化対応段階は独立している。本研究では, 階層型トポロジ合成, サブ構造認識サイズ, 制約駆動レイアウト生成を通じて, 階層間の依存関係を積極的に管理することにより, 設計意図を最終レイアウトにブリッジする LLM 拡張フレームワーク PANDA を提案する。これにより、自動化がアルゴリズム中心の実行から意図中心のコデザインにシフトし、設計パフォーマンスを改善しながら、数日から数週間から数時間のターンアラウンド時間を短縮する。

関連論文リスト

Advancing Automated Algorithm Design via Evolutionary Stagewise Design with LLMs [69.91297564489464]
EvoStageは、産業規模のアルゴリズム設計の厳密な要求とLLMベースのアルゴリズム設計のギャップを埋める新しい進化パラダイムである。 EvoStageは、アルゴリズム設計プロセスを逐次的に管理可能なステージに分解し、リアルタイム中間フィードバックを反復的に洗練されたアルゴリズム設計方向に統合する。商用グレードの3Dチップ配置ツールにデプロイすると、EvoStageはオリジナルのパフォーマンス指標を大幅に上回り、記録破りの効率を達成する。
論文参考訳（メタデータ） (2026-03-09T05:13:44Z)
Accelerating Structured Chain-of-Thought in Autonomous Vehicles [55.78214218065611]
チェーン・オブ・ソート(CoT)推論は、自律運転における視覚言語行動モデルの意思決定能力を高める。 FastDriveCoTはテンプレート構造CoTを高速化する新しい並列復号法である。
論文参考訳（メタデータ） (2026-02-02T22:14:26Z)
OSIRIS: Bridging Analog Circuit Design and Machine Learning with Scalable Dataset Generation [1.6249267147413524]
アナログIC設計のためのデータセット生成パイプラインOSIRISを提案する。 OSIRISは、包括的なパフォーマンスメトリクスとメタデータを生成する。我々はOSIRISで生成された87,100の回路変動からなるデータセットをリリースする。
論文参考訳（メタデータ） (2026-01-27T10:18:46Z)
Step-by-step Layered Design Generation [47.423344283764074]
本稿では,ステップ・バイ・ステップ・レイヤド・デザイン・ジェネレーション (Step-by-Step Layered Design Generation) と呼ばれる新しい問題設定を提案する。これは、デザイナからの命令のシーケンスに従う設計を生成することで、機械学習モデルを処理します。新しい問題設定を補完するために、データセットとベンチマークを含む新しい評価スイートを導入します。
論文参考訳（メタデータ） (2025-12-03T00:59:43Z)
DeepThinkVLA: Enhancing Reasoning Capability of Vision-Language-Action Models [51.76664843721462]
DeepThinkVLAはVision-Language-Actionモデルのための新しいアーキテクチャである。因果的注意を伴うシーケンシャルCoTを生成し、双方向の注意に切り替え、アクションベクトルを高速に復号する。 LIBEROベンチマークで97.0%の成功率を達成した。
論文参考訳（メタデータ） (2025-10-31T05:26:16Z)
AnalogCoder-Pro: Unifying Analog Circuit Generation and Optimization via Multi-modal LLMs [40.14708895187017]
本稿では,多モーダル大規模言語モデル(LLM)フレームワークであるAnalogCoder-Proについて述べる。このフレームワークは、シミュレーションエラーメッセージと波形画像を使って自動で設計エラーを補正するマルチモーダルな診断・修復フィードバックループを備えている。 13種類の回路を網羅したベンチマークスイートで、AnalogCoder-Proは28個の回路を設計し、既存のLCMベースの手法よりも一貫して性能を向上した。
論文参考訳（メタデータ） (2025-08-04T15:25:48Z)
Pangu Embedded: An Efficient Dual-system LLM Reasoner with Metacognition [95.54406667705999]
Pangu Embeddedは、Ascend Neural Processing Units (NPU) 上で開発された効率的なLarge Language Model (LLM) 推論器である。既存の推論最適化 LLM でよく見られる計算コストと推論遅延の問題に対処する。単一の統一モデルアーキテクチャ内で、迅速な応答と最先端の推論品質を提供する。
論文参考訳（メタデータ） (2025-05-28T14:03:02Z)
Effective Analog ICs Floorplanning with Relational Graph Neural Networks and Reinforcement Learning [0.3749861135832073]
本稿では,強化学習に基づく新しいフロアプランニングアルゴリズムを提案する。回路特徴と位置制約を符号化するリレーショナルグラフ畳み込みニューラルネットワークモデルによって拡張される。提案手法は, 既設フロアプランニング手法を, 速度, 面積, 半周波線長で上回った。
論文参考訳（メタデータ） (2024-11-20T12:11:12Z)
Fast ML-driven Analog Circuit Layout using Reinforcement Learning and Steiner Trees [0.3749861135832073]
本稿では,アナログICのレイアウトフェーズにおいてしばしば発生するボトルネックを軽減するために,人工知能による手法を提案する。フロアプランニング問題をマルコフ決定プロセスとして構成し、確立したトポロジカル制約の下での自動配置生成のための強化学習を活用する。
論文参考訳（メタデータ） (2024-05-27T08:42:42Z)
TAFA: Design Automation of Analog Mixed-Signal FIR Filters Using Time Approximation Architecture [0.0]
デジタル回路のCADサポートにより,デジタル有限インパルス応答(FIR)フィルタの設計は完全に合成可能である。アナログ混合信号(AMS)フィルタの設計は、アーキテクチャの選択、スキーマ設計、レイアウトを含む手作業によるものである。本研究は, 時間近似アーキテクチャを用いて, AMS FIRフィルタ設計を自動化するシステム設計手法を提案する。
論文参考訳（メタデータ） (2021-12-15T01:47:35Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。