論文の概要: Effective Analog ICs Floorplanning with Relational Graph Neural Networks and Reinforcement Learning

• arxiv url: http://arxiv.org/abs/2411.15212v1
• Date: Wed, 20 Nov 2024 12:11:12 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-26 14:22:33.316161
• Title: Effective Analog ICs Floorplanning with Relational Graph Neural Networks and Reinforcement Learning
• Title（参考訳）: リレーショナルグラフニューラルネットワークと強化学習を用いた効果的なアナログICのフロアプランニング
• Authors: Davide Basso, Luca Bortolussi, Mirjana Videnovic-Misic, Husni Habal,
• Abstract要約: 本稿では,強化学習に基づく新しいフロアプランニングアルゴリズムを提案する。 回路特徴と位置制約を符号化するリレーショナルグラフ畳み込みニューラルネットワークモデルによって拡張される。 提案手法は, 既設フロアプランニング手法を, 速度, 面積, 半周波線長で上回った。
• 参考スコア（独自算出の注目度）: 0.3749861135832073
• License:
• Abstract: Analog integrated circuit (IC) floorplanning is typically a manual process with the placement of components (devices and modules) planned by a layout engineer. This process is further complicated by the interdependence of floorplanning and routing steps, numerous electric and layout-dependent constraints, as well as the high level of customization expected in analog design. This paper presents a novel automatic floorplanning algorithm based on reinforcement learning. It is augmented by a relational graph convolutional neural network model for encoding circuit features and positional constraints. The combination of these two machine learning methods enables knowledge transfer across different circuit designs with distinct topologies and constraints, increasing the \emph{generalization ability} of the solution. Applied to $6$ industrial circuits, our approach surpassed established floorplanning techniques in terms of speed, area and half-perimeter wire length. When integrated into a \emph{procedural generator} for layout completion, overall layout time was reduced by $67.3\%$ with a $8.3\%$ mean area reduction compared to manual layout.
• Abstract（参考訳）: アナログ集積回路(IC)のフロアプランニングは、通常、レイアウトエンジニアによって計画されるコンポーネント(デバイスとモジュール)を配置する手作業のプロセスである。 このプロセスは、フロアプランニングとルーティングステップの相互依存性、多くの電気的およびレイアウトに依存した制約、およびアナログ設計で期待される高いカスタマイズによってさらに複雑である。 本稿では,強化学習に基づく新しいフロアプランニングアルゴリズムを提案する。 回路特徴と位置制約を符号化するリレーショナルグラフ畳み込みニューラルネットワークモデルによって拡張される。 これら2つの機械学習手法を組み合わせることで、異なるトポロジと制約を持つ異なる回路設計間の知識伝達が可能となり、解の「emph{ Generalization ability」が増大する。 産業用回路に6ドルで適用し, 高速, 面積, 半周波線長の確立したフロアプランニング手法を超越した。 レイアウト完了のために \emph{procedural generator} に統合されると、全体のレイアウト時間は6.7.3\%、平均面積は8.3\%に短縮された。

関連論文リスト

• Automated Placement of Analog Integrated Circuits using Priority-based Constructive Heuristic [0.0]
  われわれは,いわゆるポケット,合併の可能性,デバイス間のパラメトリジブルな最小距離を必要とする,特定の種類のアナログ配置に注目した。 我々の解は回路の境界ボックスの周長と近似ワイヤ長を最小化する。 本手法は,手作業による設計を伴い,合成された産業事例と実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実
  論文  参考訳（メタデータ） (2024-10-18T07:16:59Z)
• Fast ML-driven Analog Circuit Layout using Reinforcement Learning and Steiner Trees [0.3749861135832073]
  本稿では,アナログICのレイアウトフェーズにおいてしばしば発生するボトルネックを軽減するために,人工知能による手法を提案する。 フロアプランニング問題をマルコフ決定プロセスとして構成し、確立したトポロジカル制約の下での自動配置生成のための強化学習を活用する。
  論文  参考訳（メタデータ） (2024-05-27T08:42:42Z)
• Auto-Train-Once: Controller Network Guided Automatic Network Pruning from Scratch [72.26822499434446]
  オートトレインオース (Auto-Train-Once, ATO) は、DNNの計算コストと記憶コストを自動的に削減するために設計された、革新的なネットワークプルーニングアルゴリズムである。 総合的な収束解析と広範な実験を行い,本手法が様々なモデルアーキテクチャにおける最先端性能を実現することを示す。
  論文  参考訳（メタデータ） (2024-03-21T02:33:37Z)
• PreRoutGNN for Timing Prediction with Order Preserving Partition: Global Circuit Pre-training, Local Delay Learning and Attentional Cell Modeling [84.34811206119619]
  本稿では,事前のタイミング予測に対する2段階のアプローチを提案する。 まず、回路網リストからグローバルグラフ埋め込みを学習するグラフオートエンコーダを事前学習するためのグローバル回路トレーニングを提案する。 第2に、GCN上のメッセージパッシングのための新しいノード更新方式を、学習したグラフ埋め込みと回路グラフのトポロジ的ソートシーケンスに従って使用する。 21個の実世界の回路の実験では、スラック予測のための新しいSOTA R2が0.93で達成され、以前のSOTA法では0.59をはるかに上回っている。
  論文  参考訳（メタデータ） (2024-02-27T02:23:07Z)
• Kronecker-Factored Approximate Curvature for Modern Neural Network Architectures [85.76673783330334]
  線形重み付け層の2つの異なる設定がクロネッカー型近似曲率(K-FAC)の2つの風味を動機付けている 重み付けをそれぞれ設定したディープ・リニア・ネットワークに対して正確であることを示す。 グラフニューラルネットワークと視覚変換器の両方をトレーニングするために、これらの2つのK-FACの違いをほとんど観測しない。
  論文  参考訳（メタデータ） (2023-11-01T16:37:00Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• PDSketch: Integrated Planning Domain Programming and Learning [86.07442931141637]
  我々は PDSketch という新しいドメイン定義言語を提案する。 これにより、ユーザーはトランジションモデルで柔軟にハイレベルな構造を定義できる。 移行モデルの詳細は、トレーニング可能なニューラルネットワークによって満たされる。
  論文  参考訳（メタデータ） (2023-03-09T18:54:12Z)
• Intelligent Circuit Design and Implementation with Machine Learning [0.0]
  幅広いチップ設計段階をカバーする複数の高速かつ正確な機械学習モデルを提示します。 完全に自動化されたパワーモデリングフレームワークであるAPOLLOを紹介します。 私はまた、早期のroutability予測のためにRouteNetを提示します。
  論文  参考訳（メタデータ） (2022-06-07T06:17:52Z)
• Ranking Cost: Building An Efficient and Scalable Circuit Routing Planner with Evolution-Based Optimization [49.207538634692916]
  そこで我々は、効率よくトレーニング可能なルータを形成するための新しい回路ルーティングアルゴリズム、Randing Costを提案する。 提案手法では,A*ルータが適切な経路を見つけるのに役立つコストマップと呼ばれる新しい変数群を導入する。 我々のアルゴリズムはエンドツーエンドで訓練されており、人工データや人間の実演は一切使用しない。
  論文  参考訳（メタデータ） (2021-10-08T07:22:45Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。