論文の概要: Comparative Performance Analysis of NIST PQC Standards: From STM32 Software Limitations to FPGA-SoC Acceleration

• arxiv url: http://arxiv.org/abs/2606.15744v1
• Date: Sun, 14 Jun 2026 11:07:58 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-16 16:21:33.817349
• Title: Comparative Performance Analysis of NIST PQC Standards: From STM32 Software Limitations to FPGA-SoC Acceleration
• Title（参考訳）: NIST PQC標準の比較性能解析:STM32ソフトウェア限界からFPGA-SoC加速へ
• Authors: Mustafa Akif Yıldırım, Osman Tokluoglu,
• Abstract要約: 量子コンピューティングの急速な進歩は、古典的な公開鍵暗号システムに重大な脅威をもたらす。 本研究では,NIST標準化シグネチャ方式の実装課題について検討する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The rapid advancement of quantum computing poses a significant threat to classical public-key cryptographic systems, necessitating the transition to Post-Quantum Cryptography (PQC). This study investigates the implementation challenges of NISTstandardized signature schemes on resource-constrained embedded hardware. We present a comparative analysis of SPHINCS+ and CRYSTALS-Dilithium on an ARM Cortex-M4 (STM32F407G) microcontroller. Our findings reveal that SPHINCS+ is practically unusable in this software-only environment, with impractical execution times. Furthermore, the reference Dilithium implementation failed to execute entirely on the MCU due to severe RAM and timing constraints. To overcome these hardware limitations, we integrated a hardware-accelerated Dilithium core onto a Xilinx Zynq-7000 ZedBoard SoC. By implementing a specialized Number Theoretic Transform (NTT) accelerator in the FPGA fabric, we achieved successful execution with performance rates for key generation and signature generation at millisecond levels. These results demonstrate that while pure software PQC is non-viable for standard microcontrollers, a hardware-software codesign approach provides the necessary efficiency for quantumresistant embedded systems.
• Abstract（参考訳）: 量子コンピューティングの急速な進歩は、ポスト量子暗号(PQC)への移行を必要とする古典的な公開鍵暗号システムに重大な脅威をもたらす。 本研究では,NIST標準化シグネチャ方式の実装課題について検討する。 ARM Cortex-M4(STM32F407G)マイクロコントローラ上でのSPHINCS+とCRYSTALS-Dilithiumの比較分析を行った。 その結果,SPHINCS+はソフトウェアのみの環境では事実上使用不可能であり,実行時間も非現実的であることがわかった。 さらに、参照されたディリシウムの実装は、厳しいRAMとタイミング制約のため、完全にMCU上では実行できなかった。 これらのハードウェア制限を克服するため、ハードウェアアクセラレーションのDilithiumコアをXilinx Zynq-7000 ZedBoard SoCに統合した。 FPGAファブリックにNTT(Number Theoretic Transform)アクセラレータを実装することで、キー生成とシグネチャ生成の性能をミリ秒レベルで向上させることに成功した。 これらの結果は、純粋ソフトウェアPQCは標準マイクロコントローラでは動作できないが、ハードウェア・ソフトウェア・コードサインアプローチは量子抵抗組込みシステムに必要な効率を提供することを示した。

関連論文リスト

• Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design [4.129225533930966]
  量子後暗号(PQC)は、出現する量子脅威に対するデータ保護に不可欠である。 LLMは、PQCアルゴリズムのFPGAアクセラレータ設計を自動化することで、設計の労力と開発時間を最小化することができる。
  論文  参考訳（メタデータ） (2026-02-10T04:56:08Z)
• Verified Implementation of GRAPE Pulse Optimization for Quantum Gates with Hardware-Representative Noise Models [0.0]
  ゲートの忠実さは、実用的な量子計算を制限する主要なボトルネックである。 GraPE最適化パルスは、標準ガウスパルスと比較して77$times$のシミュレーションゲート誤差を低減させる。 このフレームワークの信頼性は、864のテストスイート(74%のコードカバレッジ)とNASA JPL Power-of-10の安全クリティカルコーディング標準への準拠によって保証されている。
  論文  参考訳（メタデータ） (2025-11-16T22:07:57Z)
• CLASS: A Controller-Centric Layout Synthesizer for Dynamic Quantum Circuits [58.16162138294308]
  CLASSは、分散制御システムにおけるコントローラ間通信遅延を低減するために設計された、コントローラ中心のレイアウトシンセサイザーである。 評価の結果、CLASSは通信遅延を最大100%減らし、追加操作数の平均2.10%しか増加しないことがわかった。
  論文  参考訳（メタデータ） (2025-09-19T08:11:55Z)
• Performance and Storage Analysis of CRYSTALS Kyber as a Post Quantum Replacement for RSA and ECC [45.88028371034407]
  CRYSTALS-Kyberは、2022年にNISTによって標準化されたポスト量子暗号ソリューションである。 本研究は,様々な実装方式における性能試験を通じて,Kyberの実用可能性を評価する。
  論文  参考訳（メタデータ） (2025-08-03T09:53:45Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
  我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。 これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。 大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。 シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
  論文  参考訳（メタデータ） (2023-04-13T18:00:01Z)
• QubiC: An open source FPGA-based control and measurement system for superconducting quantum information processors [5.310385728746101]
  超伝導量子処理ユニットを制御・測定するために,QubiCと呼ばれるモジュール型FPGAを設計する。 プロトタイプのハードウェアモジュールは、市販の市販評価ボードと、社内で開発された回路基板から組み立てられる。 システム機能と性能は、キュービットチップの特性評価、ゲート最適化、ランダム化されたベンチマークシーケンスによって実証される。
  論文  参考訳（メタデータ） (2020-12-31T21:06:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。