論文の概要: HORCRUX: A Complete PQC RISC-V eXtension Architecture

• arxiv url: http://arxiv.org/abs/2607.13939v1
• Date: Wed, 15 Jul 2026 15:21:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-16 16:39:12.822159
• Title: HORCRUX: A Complete PQC RISC-V eXtension Architecture
• Title（参考訳）: HORCRUX: 完全なPQC RISC-V eXtensionアーキテクチャ
• Abstract要約: この研究は、HORCRUXと呼ばれるポスト量子暗号(PQC)のためのコンパクトRISC-V拡張を提供する。 HorCRUXは、制約のある環境での暗号処理能力、高パフォーマンス、低リソース消費の間の難しいトレードオフに対処する。 この拡張のモジュール構造は、標準のRISC-Vコアとの後方互換性を維持しており、制約された組み込みシステムにPQCをデプロイするためのスケーラブルなソリューションを提供する。
• 参考スコア（独自算出の注目度）: 37.36871652478481
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: This work presents a compact RISC-V extension for Post-Quantum Cryptography (PQC) called HORCRUX, which provides a unified Instruction-Set Extension (ISE) supporting all NIST-approved PQC algorithms. HORCRUX addresses the difficult trade-off between crypto-agility, high performance, and low resource consumption in constrained environments, a balance typically missing in hardware extensions that focus on limited PQC subsets. By targeting shared kernels across ML-KEM, MLDSA, SLH-DSA, HQC, and Falcon, the extension introduces new RISC-V instructions executed by a resource-efficient, tightly coupled coprocessor. This architecture is specifically optimized for embedded systems with strict energy budgets and limited area. Experimental evaluation on a Zynq UltraScale+ FPGA demonstrates speedups of up to 129x for hash-based, 9x for lattice-based, and 27x for code-based schemes, while adding fewer than 21k LUTs and 4.4k FFs. ASIC results from postsynthesis characterization in 65 nm CMOS are also reported, alongside a rigorous power characterization to validate the architecture's energy efficiency. The extension's modular structure maintains backward compatibility with standard RISC-V cores, offering a scalable solution for deploying PQC on constrained embedded systems.
• Abstract（参考訳）: 本研究は,ポスト量子暗号(PQC)のRISC-V拡張をHORCRUXと呼び,NISTが承認した全てのPQCアルゴリズムをサポートする統一命令セット拡張(ISE)を提供する。 HORCRUXは、制限された環境での暗号処理能力、ハイパフォーマンス、低リソース消費の難しいトレードオフに対処する。 ML-KEM、MLDSA、SLH-DSA、HQC、Falcon間で共有カーネルをターゲットとすることで、リソース効率の高い密結合コプロセッサによって実行される新しいRISC-V命令を導入する。 このアーキテクチャは、厳格なエネルギー予算と限られた領域を持つ組み込みシステムに特に最適化されている。 Zynq UltraScale+ FPGAの実験的評価では、ハッシュベースの最大129倍、格子ベースの9倍、コードベースのスキームでは27倍のスピードアップを示し、21k LUTと4.4k FFを加算している。 65nm CMOSにおける後合成特性のASIC結果も報告され、アーキテクチャのエネルギー効率を評価するための厳密なパワー特性も報告されている。 この拡張のモジュール構造は、標準のRISC-Vコアとの後方互換性を維持しており、制約された組み込みシステムにPQCをデプロイするためのスケーラブルなソリューションを提供する。

関連論文リスト

• SABLE: Minimalist Instruction-Level Authenticated Encryption for Constrained Confidential Computing [3.0128599957899858]
  本稿では,命令レベル認証によるプログラムの暗号化を可能にするRISC-Vプロセッサアーキテクチャの設計について述べる。 SABLEは基盤となるマイクロアーキテクチャには依存せず、標準のRISC-Vツールと互換性がある。 我々は,Xilinx Artix-7 FPGA 上で ASCON-128a を用いて,オープンソースの NEORV32 システムをチップ上で実装・評価する。
  論文  参考訳（メタデータ） (2026-07-18T11:12:28Z)
• Comparative Performance Analysis of NIST PQC Standards: From STM32 Software Limitations to FPGA-SoC Acceleration [0.0]
  量子コンピューティングの急速な進歩は、古典的な公開鍵暗号システムに重大な脅威をもたらす。 本研究では,NIST標準化シグネチャ方式の実装課題について検討する。
  論文  参考訳（メタデータ） (2026-06-14T11:07:58Z)
• Chipmunq: A Fault-Tolerant Compiler for Chiplet Quantum Architectures [40.10865338207471]
  我々は,フォールトトレラント回路をモジュールアーキテクチャにマッピングし,ルーティングするためのハードウェア対応コンパイラChipmunqを紹介する。 Chipmunqは、最先端のツールに比べてコンパイル時間の13.5倍のスピードアップを実現している。
  論文  参考訳（メタデータ） (2026-03-17T11:20:37Z)
• AscendKernelGen: A Systematic Study of LLM-Based Kernel Generation for Neural Processing Units [39.846358001824996]
  我々は,NPUカーネル開発のための世代評価統合フレームワークAscend KernelGenを提案する。 本稿では,実世界のカーネル実装から派生したチェーン・オブ・シント推論を取り入れた高品質なデータセットAscend-CoTを紹介する。 NPU KernelBenchも設計しています。これは、様々な複雑さレベルにわたるコンパイル、正確性、パフォーマンスを評価するための包括的なベンチマークです。
  論文  参考訳（メタデータ） (2026-01-12T03:12:58Z)
• Hardware-aware and Resource-efficient Circuit Packing and Scheduling on Trapped-Ion Quantum Computers [8.347426320299165]
  本稿では,トラップイオンデバイスのためのハードウェア対応回路パッキングフレームワークであるCircPackを紹介する。 超伝導ベースのQMPアプローチと比較すると、CircPackは70.72%の忠実度、62.67%の高利用率、32.80%の改善を達成している。 このフレームワークはまた、独立したQCCDモジュールのクラスタ間でスケーラブルでバランスの取れたスケジューリングを可能にする。
  論文  参考訳（メタデータ） (2025-12-23T17:53:47Z)
• ConQuER: Modular Architectures for Control and Bias Mitigation in IQP Quantum Generative Models [40.972673943861075]
  瞬時量子(IQP)回路に基づく量子生成モデルは、複素分布の学習において非常に有望である。 現在の実装は、生成した出力に対する制御性の欠如と、期待される特定のパターンに対する深刻な生成バイアスに悩まされている。 モジュール回路アーキテクチャによる両課題に対処する制御可能な量子生成フレームワーク ConQuER を提案する。
  論文  参考訳（メタデータ） (2025-09-26T16:32:41Z)
• Standalone FPGA-Based QAOA Emulator for Weighted-MaxCut on Embedded Devices [3.384874651944418]
  本研究は,組み込みシステムのための,コンパクトでスタンドアロンなFPGAベースのQCエミュレータを提案する。 提案した設計は、時間複雑性を O(N2) から O(N) に還元する。 エミュレータは2キュービット構成の1.53倍から9キュービット構成の852倍までの省エネを実現した。
  論文  参考訳（メタデータ） (2025-02-16T23:30:16Z)
• Rudraksh: A compact and lightweight post-quantum key-encapsulation mechanism [5.002862916626837]
  ワイヤレスセンサやIoT(Internet of Things)デバイスといった、リソースに制約のあるデバイスは、私たちのデジタルエコシステムにおいてユビキタスになっています。 既存の公開鍵暗号スキームに対する量子コンピュータの差し迫った脅威とIoTデバイス上で利用可能な限られたリソースのため、これらのデバイスに適した軽量なポスト量子暗号スキームが重要である。 本研究では,資源制約デバイスに適した軽量キーカプセル化機構(KEM)を設計するために,エラーベースのPQCスキームを用いた学習空間について検討する。
  論文  参考訳（メタデータ） (2025-01-23T16:16:23Z)
• Scalable Multivariate Fronthaul Quantization for Cell-Free Massive MIMO [36.0373787740205]
  この研究は、PCベースのセルフリーMIMOシステムのためのスケーラブルなMQ戦略を設計することを目的としている。 低フロントホール容量のシステムでは,アルファパラレルMQ (アルファ-PMQ) が成立し,その複雑性は各RUに対してのみ指数関数的に表される。 ハイフロントのキャパシティ・レシエーションのために、我々は、ニューラルネットワークベースのデコーダのための勾配ベースの更新でMQの網羅的なサーチを置き換える、Neural MQを導入する。
  論文  参考訳（メタデータ） (2024-08-26T12:56:41Z)
• A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation [40.8381466360025]
  ナノUAVは高度な計算能力を必要とする一方で、大きな電力とペイロードの制約に直面している。 9mm2200mWシステム・オン・ア・チップ(SoC)のShaheenについて紹介する。 Linux対応のRV64コアと、v1.0の承認されたハイパーバイザ拡張と、低コストで低消費電力のメモリコントローラを統合している。 同時に、汎用DSP向けに最適化されたRV32コアの完全プログラム可能なエネルギー効率と面積効率のマルチコアクラスタを統合している。
  論文  参考訳（メタデータ） (2024-01-07T16:03:47Z)
• Reconfigurable Intelligent Surface Enabled Spatial Multiplexing with Fully Convolutional Network [40.817290717344534]
  RIS(Reconfigurable Surface)は、無線通信システムのための新興技術である。 本稿では,この問題を解決するために完全畳み込みネットワーク(WSNFC)を提案する。 我々は、RISとダイレクトチャネルを経由するカスケードチャネルを含む一連のチャネル機能を設計する。
  論文  参考訳（メタデータ） (2022-01-08T14:16:00Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。