論文の概要: Shuttling in Bidimensional Segmented Ion-Trap Quantum Processors with T-Junctions
- arxiv url: http://arxiv.org/abs/2606.21899v1
- Date: Sat, 20 Jun 2026 06:31:44 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-06-26 02:22:09.598624
- Title: Shuttling in Bidimensional Segmented Ion-Trap Quantum Processors with T-Junctions
- Title（参考訳）: T接合を有する2次元セグメンテーションイオントラップ量子プロセッサのシャットリング
- Authors: J. Durandau, C. A. Brunet, F. Schmidt-Kaler, U. Poschinger, F. Mailhot, Y. Bérubé-Lauzière,
- Abstract要約: 2次元量子CCDアーキテクチャは、スケーリングと効率の向上のために、T-またはX-ジャンクションも採用している。
イオン数の増加に伴い, 2次元構造は1次元線形トラップより優れ, 比が向上することを示す。
この研究は量子プロセッサアーキテクチャを最適化し、特定のタスクに適合する共設計を実装し、シャトル効率のよい方法でスケールアップすることを目的としている。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Shuttle-based trapped ion quantum processors typically employ a one-dimensional (1D) linear architecture to transport ion-qubits between one ore more laser interaction zones where the quantum gates are implemented, along with several qubit register storage segments. The two-dimensional (2D) quantum CCD architecture employs also T- or X-junctions for an improved scaling and efficiency. Here, we explore the shuttling layer in the compilation of quantum algorithm typical building blocks in such architecture. To weight the effort of linear shuttle and junction shuttle, we introduce individual cost functions for each operation. This allows comparing the total cost for quantum circuit building blocks such as the QFT, Carry, Adder, Shift, and Comparator circuits. We study their scaling properties with increased qubit numbers. At equivalent transport cost for junction and linear shuttling, we show that 2D architectures outperform the 1D linear trap with the ratio improving as the number of ions increases. Finally, we discuss the use of cells, such that the entire processor is constructed from a 2D array of such interconnected cells. The work aims to optimize quantum processor architectures, implementing a co-design that fits to the specific task and scaling up in a shuttle-efficient way.
- Abstract（参考訳）: シャトルベースの閉じ込められたイオン量子プロセッサは通常、1次元(1D)線形アーキテクチャを用いて、量子ゲートが実装される1つのレーザー相互作用ゾーンと複数の量子レジスタストレージセグメントの間でイオンビットを輸送する。
2次元(2次元)量子CCDアーキテクチャは、スケーリングと効率を改善するために、T-またはX-ジャンクションも採用している。
本稿では、そのようなアーキテクチャにおける典型的なビルディングブロックの量子アルゴリズムのコンパイルにおけるシャットリング層について検討する。
線形シャトルとジャンクションシャトルの労力を重み付けするため,各運転に個別のコスト関数を導入する。
これにより、QFT、Carry、Adder、Shift、Comparatorといった量子回路構築ブロックの総コストを比較することができる。
量子ビット数の増加によるスケーリング特性について検討する。
ジャンクションとリニアシャットリングの等価輸送コストにおいて、2次元アーキテクチャは1次元リニアトラップより優れており、イオンの数が増加するにつれて比が向上することを示す。
最後に、このような相互接続されたセルの2次元配列からプロセッサ全体が構築されるように、セルの使用について議論する。
この研究は量子プロセッサアーキテクチャを最適化し、特定のタスクに適合する共設計を実装し、シャトル効率のよい方法でスケールアップすることを目的としている。
関連論文リスト
- A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
分散量子最適化のための構造認識フレームワークを提案する。
検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。
構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
論文 参考訳（メタデータ） (2026-03-08T15:15:52Z) - A Folded Surface Code Architecture for 2D Quantum Hardware [5.881921610566565]
量子コンピューティングプラットフォームをスケールする上で、クビットシャットリングは必須の要素となっている。
厳密な2次元デバイス上での効率的な3次元接続を実現するために,短距離シャットリングを用いたスケーラブルなアーキテクチャを提案する。
このアーキテクチャは、従来の表面符号格子手術では$mathcalO(d)$から一定時間まで、全ての単一量子ビット論理クリフォードゲートと論理的CNOTのランタイムを減少させることを示す。
論文 参考訳（メタデータ） (2026-01-27T17:29:16Z) - GSPN-2: Efficient Parallel Sequence Modeling [101.33780567131716]
一般化空間伝搬ネットワーク(GSPN)は2次自己アテンションを直線走査型伝搬方式に置き換えることでこの問題に対処する。
GSPN-2は、視覚アプリケーションにおけるグローバル空間コンテキストをモデル化するための新しい効率フロンティアを確立する。
論文 参考訳（メタデータ） (2025-11-28T07:26:45Z) - Long-ranged gates in quantum computation architectures with limited connectivity [0.0]
量子ビットの役割をデータと絡み合い生成量子ビットに効率的に分割する方法を示す。
また, 既存の超伝導量子計算アーキテクチャにも適用可能であることを示す。
論文 参考訳（メタデータ） (2025-07-11T18:00:08Z) - Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。
1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。
2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。
ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
論文 参考訳（メタデータ） (2025-03-16T18:32:44Z) - Scalable architecture for trapped-ion quantum computing using RF traps and dynamic optical potentials [0.0]
原則として、単一の1Dレジスタに閉じ込められるイオンベースの量子ビットの数に根本的な制限はない。
ここでは、大きなイオン結晶を持つ量子コンピューティングのための総体的かつスケーラブルなアーキテクチャを提案する。
これらの細胞は、ほぼ独立した量子レジスタとして振る舞うことが示され、全ての細胞に平行なエンタングゲートが可能である。
論文 参考訳（メタデータ） (2023-11-02T12:06:49Z) - Efficient parallelization of quantum basis state shift [0.0]
我々は、異なる方向のシフトを並列に組み込むことで、状態シフトアルゴリズムを最適化する。
これにより、現在知られている方法と比較して量子回路の深さが大幅に減少する。
1次元および周期的なシフトに注目するが、より複雑なケースに拡張できる点に留意する。
論文 参考訳（メタデータ） (2023-04-04T11:01:08Z) - Universal qudit gate synthesis for transmons [44.22241766275732]
超伝導量子プロセッサを設計する。
本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。
ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
論文 参考訳（メタデータ） (2022-12-08T18:59:53Z) - A quantum processor based on coherent transport of entangled atom arrays [44.62475518267084]
量子プロセッサは動的で非局所的な接続を持ち、絡み合った量子ビットは高い並列性でコヒーレントに輸送されることを示す。
このアーキテクチャを用いて,クラスタ状態や7キュービットのSteane符号状態などの絡み合ったグラフ状態のプログラム生成を実現する。
論文 参考訳（メタデータ） (2021-12-07T19:00:00Z) - Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。
3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
論文 参考訳（メタデータ） (2021-08-03T17:49:09Z) - TILT: Achieving Higher Fidelity on a Trapped-Ion Linear-Tape Quantum
Computing Architecture [5.572138243880896]
マルチレーザー制御「ヘッド」を備えた線形「チューリングマシン様」アーキテクチャであるTILTを導入する。
TILTはQCCD(Quantum Charge Coupled Device)と比較して通信を著しく削減できることがわかった。
シミュレーションの結果から,TILT は NISQ アプリケーションの範囲で QCCD よりも優れた性能が得られることが示唆された。
論文 参考訳（メタデータ） (2020-10-29T18:29:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。