論文の概要: Multi-Level Resistive Synapses for On-Chip Neural Networks: A Physics-Based Design of a Memristive Crossbar Fabric with Quasi-Continuous Conductance States

• arxiv url: http://arxiv.org/abs/2606.22621v1
• Date: Sun, 21 Jun 2026 18:04:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-25 17:17:31.101706
• Title: Multi-Level Resistive Synapses for On-Chip Neural Networks: A Physics-Based Design of a Memristive Crossbar Fabric with Quasi-Continuous Conductance States
• Title（参考訳）: オンチップニューラルネットワークのためのマルチレベル抵抗型シナプス:準連続伝導状態をもつ膜クロスバーファブリックの物理設計
• Authors: David Alejandro Trejo Pizzo,
• Abstract要約: 本稿では,マルチレベル・メムリシブ・シナプスを用いたオンチップニューラルネットワークの物理設計について述べる。 本研究では, 熱雑音, ドリフト, 量子化コンダクタンスの下で, 状態可変モデルを開発し, 保存可能なサブレベルを定量化する。 その結果、高密度、アナログ、インメモリニューラルプロセッサのためのハードウェアネイティブな青写真が得られた。
• 参考スコア（独自算出の注目度）: 0.766310831583367
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Building on resistive communication, this paper presents a physics-based design of an on-chip neural network with multi-level memristive synapses supporting a dense spectrum of conductance states. Derived from ionic transport physics, we develop a state-variable model and quantify storable sub-levels under thermal noise, drift, and quantized conductance. We assemble these devices into a 1T1R crossbar fabric, derive the linear algebra of analog vector-matrix multiplication (VMM) under wire resistance, and design a differential synapse for signed weights. A multilayer pipeline executes inference, backpropagation, and weight updates physically in the analog domain. We derive the in-situ outer-product learning rule, its discretization onto the conductance lattice, and the resulting quantization noise. We provide energy, area, capacity, and inter-tile models, showing this substrate is ideally suited for large language models (LLMs). Our design eliminates weight movement, surpassing binary ReRAM and traditional CMOS. We detail the material stack (HfO_2-based), the FEOL/BEOL CMOS foundry-integration flow, a self-contained SPICE model, the complete memristive-FPGA neuromorphic system, and an in-memory self-attention engine with current-mode translinear softmax. Finally, a ternary BitNet datapath shows projected per-token efficiency orders of magnitude better than advanced CPUs or GPUs. The result is a self-contained hardware-native blueprint for a high-density, analog, in-memory neural processor.
• Abstract（参考訳）: 本稿では,高密度コンダクタンス状態をサポートする多層膜シナプスを用いたオンチップニューラルネットワークの物理設計について述べる。 イオン輸送物理から派生した状態可変モデルを構築し, 熱雑音, ドリフト, 量子化コンダクタンス下での保存可能なサブレベルを定量化する。 我々はこれらのデバイスを1T1Rクロスバーファブリックに組み立て、ワイヤ抵抗下でのアナログベクトル行列乗算(VMM)の線形代数を導出し、符号付き重みに対する微分シナプスを設計する。 多層パイプラインは推論、バックプロパゲーション、および重み付けをアナログドメインで物理的に更新する。 本研究では, 外部積学習規則, 導電率格子への離散化, 量子化雑音を導出する。 我々は、エネルギー、面積、容量、およびタイル間モデルを提供し、この基質が大規模言語モデル(LLM)に最適であることを示す。 我々の設計では、重み移動を排除し、バイナリReRAMと従来のCMOSを超越している。 本稿では, 材料スタック (HfO_2 ベース) , FEOL/BEOL CMOSファウントリー積分流, 自己完結型SPICEモデル, 完全旋律型FPGAニューロモルフィックシステム, 電流モードトランスリニアソフトマックスを用いたインメモリ自己保持エンジンについて述べる。 最後に、第3のBitNetデータパスは、高度なCPUやGPUよりも、トーケン毎の効率のオーダが桁違いに優れていることを示している。 その結果、高密度、アナログ、インメモリニューラルプロセッサのための、自己完結型のハードウェアネイティブな青写真が得られた。

関連論文リスト

• Hardware-Aware Model Design and Training of Silicon-based Analog Neural Networks [33.83993649730681]
  物理インフォームドハードウェア・アウェアモデルを用いてニューラルネットワークを再トレーニングすることにより、理想的なネットワークモデルの推論精度を完全に回復できることを示す。 これは、アナログニューラルネットワークの忠実性を改善するデフォルトオプションよりも、スケーラビリティと統合密度に有望である。
  論文  参考訳（メタデータ） (2025-12-08T10:11:13Z)
• Simulating and Sampling from Quantum Circuits with 2D Tensor Networks [0.0]
  多体波動関数に対する2次元テンソルネットワークAns"atzeを用いて量子回路を古典的にシミュレートする。 また,2次元離散時間ハイゼンベルクモデルにおける領域壁クエンチを,大きな重ヘックスおよび回転正方格子上で研究する。
  論文  参考訳（メタデータ） (2025-07-15T15:50:02Z)
• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。 スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。 分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。 本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
  ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。 得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
  論文  参考訳（メタデータ） (2024-09-23T11:16:46Z)
• Pairing-based graph neural network for simulating quantum materials [0.8192907805418583]
  量子多体系をシミュレーションするためのペアリング型グラフニューラルネットワークを開発した。 我々のニューラルネットワークを用いた変分モンテカルロは、多数の電子システムをシミュレートするための正確で柔軟でスケーラブルな手法を同時に提供します。
  論文  参考訳（メタデータ） (2023-11-03T17:12:29Z)
• Training End-to-End Analog Neural Networks with Equilibrium Propagation [64.0476282000118]
  本稿では,勾配降下による終端から終端までのアナログニューラルネットワークの学習法を提案する。 数学的には、アナログニューラルネットワークのクラス(非線形抵抗性ネットワークと呼ばれる)がエネルギーベースモデルであることが示される。 我々の研究は、オンチップ学習をサポートする、超高速でコンパクトで低消費電力のニューラルネットワークの新世代の開発を導くことができる。
  論文  参考訳（メタデータ） (2020-06-02T23:38:35Z)
• One-step regression and classification with crosspoint resistive memory arrays [62.997667081978825]
  高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。 ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。 結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
  論文  参考訳（メタデータ） (2020-05-05T08:00:07Z)
• Flexible Transmitter Network [84.90891046882213]
  現在のニューラルネットワークはMPモデルに基づいて構築されており、通常はニューロンを他のニューロンから受信した信号の実際の重み付け集約上での活性化関数の実行として定式化する。 本稿では,フレキシブル・トランスミッタ(FT)モデルを提案する。 本稿では、最も一般的な完全接続型フィードフォワードアーキテクチャ上に構築された、フレキシブルトランスミッタネットワーク(FTNet)について述べる。
  論文  参考訳（メタデータ） (2020-04-08T06:55:12Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。