論文の概要: Compiler-Driven Approximation Tuning for Hyperdimensional Computing

• arxiv url: http://arxiv.org/abs/2606.26547v1
• Date: Thu, 25 Jun 2026 02:46:49 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-26 18:46:32.147867
• Title: Compiler-Driven Approximation Tuning for Hyperdimensional Computing
• Title（参考訳）: 超次元計算のためのコンパイラ駆動近似チューニング
• Abstract要約: 超次元コンピューティング(HDC)は、従来のディープラーニング技術に代わるものである。 本稿では,HDCワークロードにおけるドメイン固有近似の自動識別と適用のためのフレームワークであるApproxHDCを紹介する。
• 参考スコア（独自算出の注目度）: 8.069566071125822
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: As Moore's law reaches its physical and economic limits, domain-specific approaches are increasingly employed to accelerate machine learning workloads. Hyperdimensional Computing (HDC) represents one such emerging paradigm, offering an alternative to conventional deep learning techniques. Rooted in cognitive models of computation, HDC is designed bottom-up with hardware efficiency as a first-class objective. HDC workloads map naturally to heterogeneous hardware platforms, including CPUs, GPUs, and FPGAs, as well as emerging in-memory computing technologies such as Resistive RAM (ReRAM) and Phase-Change Memory (PCM). HDC algorithms are intrinsically tolerant to noise and approximation, enabling substantial performance gains with minimal accuracy loss. In this work, we introduce ApproxHDC, a framework for automated identification and application of domain-specific approximations in HDC workloads. ApproxHDC extends the HPVM-HDC compiler infrastructure to enable retargetable compilation across diverse hardware backends, including CPUs, GPUs, and simulated ReRAM and PCM-based accelerators. The space of possible approximations is exponentially large; ApproxHDC employs efficient search and analysis to navigate it and identify high-impact configurations spanning both software and hardware levels.
• Abstract（参考訳）: ムーアの法則が物理的および経済的限界に達するにつれて、機械学習のワークロードを加速するために、ドメイン固有のアプローチがますます採用されている。 超次元コンピューティング(HDC)は、従来のディープラーニング技術に代わる新しいパラダイムの1つである。 HDCは計算の認知モデルを用いており、ハードウェア効率を第一級の目的としてボトムアップとして設計されている。 HDCワークロードは、CPU、GPU、FPGAを含む異種ハードウェアプラットフォームや、Resistive RAM(ReRAM)やPhase-Change Memory(PCM)といった新たなインメモリコンピューティング技術に自然にマッピングされる。 HDCアルゴリズムは本質的にノイズや近似に耐性があり、精度の低下を最小限に抑えることができる。 本稿では,HDCワークロードにおけるドメイン固有近似の自動識別と適用のためのフレームワークであるApproxHDCを紹介する。 ApproxHDCはHPVM-HDCコンパイラインフラストラクチャを拡張して,CPUやGPU,シミュレーションされたReRAMやPCMベースのアクセラレータなど,さまざまなハードウェアバックエンドを対象とした再ターゲット可能なコンパイルを可能にする。 ApproxHDCは、効率的な検索と分析を使用して、それをナビゲートし、ソフトウェアレベルとハードウェアレベルの両方にまたがるハイインパクトな構成を特定する。

関連論文リスト

• Accelerated Decoding of Centroid Positional Encoding for Instance Segmentation [49.97373153077311]
  本稿では,各画素が遠心波の位置埋め込みを行う場合の,遠心波符号化に伴うデコードオーバーヘッドについて検討する。 当社のソリューションは、デコードオーバーヘッドを大幅に削減し、Endto-Endレイテンシを改善し、CPUベースのアプローチと単純なGPU実装の両方を上回ります。
  論文  参考訳（メタデータ） (2026-09-15T09:05:17Z)
• LLM Inference in a Flash! [66.43896490006965]
  大規模言語モデル(LLM)は、さまざまな自然言語処理タスクで印象的な機能を示している。 我々は、高価な浮動小数点演算をなくすために、エンドツーエンドの整数のみの量子化手法を提案する。
  論文  参考訳（メタデータ） (2026-09-14T18:04:30Z)
• Portable Acceleration of Learning With Errors KEMs for Post-Quantum Cryptography [0.0]
  OpenMP Targetオフロードを用いた格子ベースの暗号スキームのポータブルGPU実装を提案する。 その結果、OpenMP Targetのオフロードは、異種GPUエコシステム間のソースレベルのポータビリティを保ちながら、マルチコアCPUベースライン上で大幅に加速することがわかった。
  論文  参考訳（メタデータ） (2026-07-10T15:46:20Z)
• ImageHD: Energy-Efficient On-Device Continual Learning of Visual Representations via Hyperdimensional Computing [0.07646713951724012]
  ImageHDは、HDCに基づいたビジュアルデータのデバイス上での連続学習のためのFPGAアクセラレータである。 CORe50では、ImageHDは最大40.4x (4.84x)のスピードアップと383x (105.1x)のエネルギー効率を最適化CPU(GPU)ベースライン上で達成している。
  論文  参考訳（メタデータ） (2026-04-23T04:55:18Z)
• Large-Margin Hyperdimensional Computing: A Learning-Theoretical Perspective [4.132339396232777]
  超次元コンピューティング(HDC)は、資源の効率的かつ低複雑さな機械学習手法である。 本稿では,複数のベンチマークデータセットにおいて,ベースラインのHDC法を著しく上回る最大マージンHDC分類器を提案する。
  論文  参考訳（メタデータ） (2026-03-04T08:29:07Z)
• KScaNN: Scalable Approximate Nearest Neighbor Search on Kunpeng [46.35664429179457]
  既存のx86 ANNSアルゴリズムをARMプラットフォームに移植すると、性能が大幅に低下する。 我々は、Kunpeng 920 ARMアーキテクチャ用に設計された新しいANNSアルゴリズムであるKScaNNを紹介する。
  論文  参考訳（メタデータ） (2025-11-05T09:01:32Z)
• MOBIUS: Big-to-Mobile Universal Instance Segmentation via Multi-modal Bottleneck Fusion and Calibrated Decoder Pruning [91.90342432541138]
  モデルサイズとトレーニングデータのスケールアップには、インスタンスレベルの知覚のための高度な基盤モデルがある。 資源制約されたプラットフォームにおける高い計算コスト制限。 我々は,高性能コンピューティングプラットフォームとモバイルデバイスの両方において,効率的なセグメンテーションのための新しいベンチマークを導入する。
  論文  参考訳（メタデータ） (2025-10-16T18:00:00Z)
• ScalableHD: Scalable and High-Throughput Hyperdimensional Computing Inference on Multi-Core CPUs [0.0]
  ハイパーベクター(HV)という,高次元ベクトルを用いた情報表現と操作 従来のHDC法はシングルパスの非パラメトリックトレーニングに依存しており、しばしば低い精度で悩まされる。 しかし、推論は軽量であり、リアルタイム実行に適している。
  論文  参考訳（メタデータ） (2025-06-10T22:46:12Z)
• QuartDepth: Post-Training Quantization for Real-Time Depth Estimation on the Edge [55.75103034526652]
  ASIC のハードウェアアクセラレーションによる MDE モデルの定量化を後学習量子化に応用した QuartDepth を提案する。 提案手法では,重みとアクティベーションの両方を4ビット精度で定量化し,モデルサイズと計算コストを削減する。 我々は、カーネル融合とカスタマイズされた命令プログラム性をサポートすることにより、フレキシブルでプログラム可能なハードウェアアクセラレータを設計する。
  論文  参考訳（メタデータ） (2025-03-20T21:03:10Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
  この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。 我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
  論文  参考訳（メタデータ） (2023-04-25T05:04:44Z)
• A 5 \mu W Standard Cell Memory-based Configurable Hyperdimensional Computing Accelerator for Always-on Smart Sensing [16.589169601764297]
  超次元コンピューティング(Hyperdimensional Computing、HDC)は、ベクトルの高次元全体的表現に基づく脳にインスパイアされた計算パラダイムである。 エネルギー制約型センサノードにおける常時オン分類のための完全自律HDCアクセラレータのプログラム可能な全ディジタルCMOS実装を提案する。
  論文  参考訳（メタデータ） (2021-02-04T17:41:29Z)
• SHEARer: Highly-Efficient Hyperdimensional Computing by Software-Hardware Enabled Multifold Approximation [7.528764144503429]
  我々は,HDコンピューティングの性能とエネルギー消費を改善するアルゴリズム-ハードウェア協調最適化であるSHEARerを提案する。 SHEARerは104,904x (15.7x)のスループット向上と56,044x (301x)の省エネを実現している。 また,提案した近似符号化をエミュレートすることで,HDモデルのトレーニングを可能にするソフトウェアフレームワークを開発した。
  論文  参考訳（メタデータ） (2020-07-20T07:58:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。