論文の概要: A 5 \mu W Standard Cell Memory-based Configurable Hyperdimensional
Computing Accelerator for Always-on Smart Sensing
- arxiv url: http://arxiv.org/abs/2102.02758v1
- Date: Thu, 4 Feb 2021 17:41:29 GMT
- ステータス: 処理完了
- システム内更新日: 2021-02-05 16:11:14.621493
- Title: A 5 \mu W Standard Cell Memory-based Configurable Hyperdimensional
Computing Accelerator for Always-on Smart Sensing
- Title（参考訳）: 常時オン型スマートセンシングのための5\mu W標準セルメモリ構成可能超次元計算加速器
- Authors: Manuel Eggimann, Abbas Rahimi, Luca Benini
- Abstract要約: 超次元コンピューティング(Hyperdimensional Computing、HDC)は、ベクトルの高次元全体的表現に基づく脳にインスパイアされた計算パラダイムである。
エネルギー制約型センサノードにおける常時オン分類のための完全自律HDCアクセラレータのプログラム可能な全ディジタルCMOS実装を提案する。
- 参考スコア（独自算出の注目度）: 16.589169601764297
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Hyperdimensional computing (HDC) is a brain-inspired computing paradigm based
on high-dimensional holistic representations of vectors. It recently gained
attention for embedded smart sensing due to its inherent error-resiliency and
suitability to highly parallel hardware implementations. In this work, we
propose a programmable all-digital CMOS implementation of a fully autonomous
HDC accelerator for always-on classification in energy-constrained sensor
nodes. By using energy-efficient standard cell memory (SCM), the design is
easily cross-technology mappable. It achieves extremely low power, 5 $\mu W$ in
typical applications, and an energy-efficiency improvement over the
state-of-the-art (SoA) digital architectures of up to 3$\times$ in post-layout
simulations for always-on wearable tasks such as EMG gesture recognition. As
part of the accelerator's architecture, we introduce novel hardware-friendly
embodiments of common HDC-algorithmic primitives, which results in 3.3$\times$
technology scaled area reduction over the SoA, achieving the same accuracy
levels in all examined targets. The proposed architecture also has a fully
configurable datapath using microcode optimized for HDC stored on an integrated
SCM based configuration memory, making the design "general-purpose" in terms of
HDC algorithm flexibility. This flexibility allows usage of the accelerator
across novel HDC tasks, for instance, a newly designed HDC applied to the task
of ball bearing fault detection.
- Abstract（参考訳）: 超次元コンピューティング(Hyperdimensional Computing、HDC)は、ベクトルの高次元全体像に基づく脳に触発された計算パラダイムである。
最近、高並列ハードウェアの実装に固有のエラー耐性と適合性のために、組み込みスマートセンシングの注目を集めました。
本研究では,エネルギー制約型センサノードを常時オンに分類するための完全自律HDCアクセラレータのプログラム可能な全デジタルCMOS実装を提案する。
エネルギー効率の良い標準セルメモリ(SCM)を使用することで、設計は容易にクロステクノロジーマッピング可能です。
典型的なアプリケーションでは5$\mu W$、EMGジェスチャ認識のような常時オンのウェアラブルタスクのためのポストレイアウトシミュレーションで最大3$\timesの最先端(SoA)デジタルアーキテクチャよりもエネルギー効率が向上する。
アクセラレータのアーキテクチャの一部として、共通のhdc-algorithmicプリミティブのハードウェアフレンドリーな新しい実施形態を導入し、3.3$\times$技術によるsoaの領域縮小を実現し、すべての調査対象において同じ精度のレベルを達成します。
提案されたアーキテクチャはまた、統合されたSCMベースの構成メモリに格納されたHDC用に最適化されたマイクロコードを使用して完全に構成可能なデータパスを持ち、HDCアルゴリズムの柔軟性の観点から設計を「汎用」にしている。
この柔軟性により、新しいHDCタスク、例えばボールベアリング障害検出のタスクに適用された新しいHDCタスクでアクセルを使用することができる。
関連論文リスト
- Co-design of a novel CMOS highly parallel, low-power, multi-chip neural network accelerator [0.0]
我々は,並列処理(>10X)を大幅に高速化し,消費電力を大幅に削減する新しい低消費電力ASICAIプロセッサであるNV-1を提案する。
結果のデバイスは、現在、フィールド化されたエッジセンサーアプリケーションで使用されている。
論文 参考訳（メタデータ） (2024-09-28T15:47:16Z) - PowerYOLO: Mixed Precision Model for Hardware Efficient Object Detection with Event Data [0.5461938536945721]
PowerYOLOは、高メモリと計算複雑性のアルゴリズムを小さな低消費電力デバイスに適合させる問題に対して、混合精度のソリューションである。
まず,低消費電力のセンサであるダイナミック・ビジョン・センサ(DVS)をベースとしたシステムを提案する。
次に、4ビット幅のPowers-of-Two(PoT)量子化を提案する。
第3に、そのような解のハードウェアアクセラレーションの効率を高めるために、乗算をビットシフトに置き換える。
論文 参考訳（メタデータ） (2024-07-11T08:17:35Z) - Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。
本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。
この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
論文 参考訳（メタデータ） (2024-04-15T09:33:09Z) - Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。
本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。
我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
論文 参考訳（メタデータ） (2024-03-26T16:33:12Z) - HDReason: Algorithm-Hardware Codesign for Hyperdimensional Knowledge
Graph Reasoning [18.790512589967875]
軽量機械学習のための有望なソリューションとして、ブレインインスパイアされた超次元コンピューティング(HDC)が導入された。
本稿では,HDCを,本質的により効率的でアクセラレーションに親しみやすい知識グラフ補完(KGC)アルゴリズムに活用する。
また、FPGAプラットフォームをターゲットにしたHDReasonというアクセラレーションフレームワークを共同設計しました。
論文 参考訳（メタデータ） (2024-03-09T02:17:43Z) - Random resistive memory-based deep extreme point learning machine for
unified visual processing [67.51600474104171]
ハードウェア・ソフトウェア共同設計型, ランダム抵抗型メモリベース深部極点学習マシン(DEPLM)を提案する。
我々の共同設計システムは,従来のシステムと比較して,エネルギー効率の大幅な向上とトレーニングコストの削減を実現している。
論文 参考訳（メタデータ） (2023-12-14T09:46:16Z) - A Novel Implementation Methodology for Error Correction Codes on a
Neuromorphic Architecture [0.8021197489470758]
本稿では,ニューロモルフィックアーキテクチャ上にデコーダアルゴリズムのハード・決定クラスをマッピングする手法を提案する。
本稿では,Xilinx Zynq ZCU102 MPSoC上でエミュレートされたTrueNorthにインスパイアされたアーキテクチャ上でのGalager Bデコーディングアルゴリズムの実装について述べる。
論文 参考訳（メタデータ） (2023-06-06T20:49:10Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - Brain-inspired Cognition in Next Generation Racetrack Memories [0.6850683267295249]
超次元コンピューティング(Hyperdimensional Computing、HDC)は、認知をエミュレートするために数千次元のベクトルで動く脳にインスパイアされた新しい計算フレームワークである。
本稿では,レーストラックメモリ(RTM)をベースとして,メモリ内のHDCフレームワーク全体の実行と高速化を行うアーキテクチャを提案する。
提案手法では、最小限のCMOS回路が必要であり、Transverse Read (TR) と呼ばれるRTM内の複数の領域にまたがる読み出し演算を用いて排他的または追加操作を実現する。
論文 参考訳（メタデータ） (2021-11-03T14:21:39Z) - Quantized Neural Networks via {-1, +1} Encoding Decomposition and
Acceleration [83.84684675841167]
本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。
本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
論文 参考訳（メタデータ） (2021-06-18T03:11:15Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。