Fugu-MT 論文翻訳(概要): High-Performance NTT Accelerators for PQC leveraging Unified Redundant Arithmetic and Fine-Tuned Microarchitecture

論文の概要: High-Performance NTT Accelerators for PQC leveraging Unified Redundant Arithmetic and Fine-Tuned Microarchitecture

arxiv url: http://arxiv.org/abs/2607.00621v1
Date: Wed, 01 Jul 2026 08:41:11 GMT
ステータス: 翻訳完了
システム内更新日: 2026-07-02 19:56:07.811579
Title: High-Performance NTT Accelerators for PQC leveraging Unified Redundant Arithmetic and Fine-Tuned Microarchitecture
Title（参考訳）: 統一冗長算術と微調整マイクロアーキテクチャを用いたPQC用高性能NTT加速器
Authors: George Alexakis, Dimitrios Schoinianakis, Giorgos Dimitrakopoulos,
Abstract要約: 量子後暗号とプライバシ保護技術は、将来のセキュアな通信システムにおいて中心的な役割を果たすことが期待されている。本稿では,モンゴメリーモジュロ乗算とサブトラクション乗算演算の組み合わせの条件補正を不要とする新しい数値表現を提案する。
参考スコア（独自算出の注目度）: 0.3186130813218338
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Post-quantum cryptography and privacy-preserving technologies are expected to play a central role in future secure communication systems. Lattice-based PQC schemes such as ML-KEM (CRYSTALS-Kyber) and ML-DSA (CRYSTALS-Dilithium) rely heavily on large-degree polynomial arithmetic, making the Number Theoretic Transform (NTT) a key computational primitive. Although existing hardware accelerators exploit parallelism and pipelining to support both NTT and INTT, their efficiency is often limited by the overhead of modular reduction and correction steps, inverse-transform scaling operations, and suboptimal FPGA implementations. This work addresses these limitations by proposing parallel iterative NTT/INTT accelerators based on optimized unified butterfly units. We introduce a novel redundant number representation that eliminates conditional corrections for both Montgomery modulo multiplication and combined subtract-multiply operations, and integrate inverse-transform scaling into existing arithmetic hardware to avoid dedicated scaling units. Furthermore, we design hierarchical Montgomery multipliers that map efficiently onto FPGA DSP resources, reducing hardware cost while enabling high operating frequencies. FPGA-based experimental results demonstrate higher clock frequencies, reduced execution times, and competitive resource utilization, supporting efficient NTT acceleration for PQC and related privacy-preserving applications.
Abstract（参考訳）: 量子後暗号とプライバシ保護技術は、将来のセキュアな通信システムにおいて中心的な役割を果たすことが期待されている。 ML-KEM (CRYSTALS-Kyber) やML-DSA (CRYSTALS-Dilithium) のような格子ベースのPQCスキームは、大域的な多項式算術に大きく依存しており、Number Theoretic Transform (NTT) が重要な計算プリミティブとなっている。既存のハードウェアアクセラレータは並列性とパイプライニングを利用してNTTとINTTの両方をサポートするが、その効率はモジュラー縮小と修正ステップのオーバーヘッド、逆変換スケーリング操作、最適化FPGAの実装によって制限されることが多い。この研究は、最適化されたバタフライユニットに基づいて並列反復NTT/INTT加速器を提案することにより、これらの制限に対処する。本稿では,モンゴメリー・モジュロ乗算とサブトラクション乗算を併用した演算の条件補正を不要とした冗長数表現を導入し,逆変換スケーリングを既存の演算ハードウェアに統合して,専用スケーリングユニットを避ける。さらに,FPGA DSPリソースに効率的にマッピングできる階層型モンゴメリー乗算器を設計し,高い動作周波数を実現しつつハードウェアコストを低減した。 FPGAによる実験結果から、クロック周波数の向上、実行時間短縮、競合リソース利用、PQCおよび関連するプライバシー保護アプリケーションのための効率的なNTTアクセラレーションのサポートが示された。

関連論文リスト

Enabling AI ASICs for Zero Knowledge Proof [11.378705983214388]
MORPHは、AI-ASIC実行に合わせてZKPカーネルを再構成するフレームワークである。我々は,ZKPカーネルをAI-ASIC実行に合わせて再構成する最初のフレームワークであるMORPHを提案する。
論文参考訳（メタデータ） (2026-04-20T05:00:47Z)
Ge$^\text{2}$mS-T: Multi-Dimensional Grouping for Ultra-High Energy Efficiency in Spiking Transformer [84.8831358775386]
スパイキングニューラルネットワーク(SNN)は、ニューラルネットワーク(ANN)よりも優れたエネルギー効率を提供する ANN-SNN ConversionやSpatial-Temporal Backpropagation (STBP)といった既存のパラダイムは、固有の制限に悩まされている。 Ge$text2$mS-Tを提案する。これは時間的・空間的・ネットワーク的構造次元にまたがるグループ計算を実装した新しいアーキテクチャである。
論文参考訳（メタデータ） (2026-04-10T02:58:46Z)
PT$^2$-LLM: Post-Training Ternarization for Large Language Models [52.4629647715623]
大きな言語モデル(LLM)は、様々なタスクにまたがる印象的な機能を示しているが、その大きなメモリと計算能力は、デプロイメントを妨げている。 PT$2$-LLMを提案する。その中核は2段精製パイプラインを備えた非対称3次量子化器である。
論文参考訳（メタデータ） (2025-09-27T03:01:48Z)
Intra-DP: A High Performance Collaborative Inference System for Mobile Edge Computing [67.98609858326951]
Intra-DPはモバイルデバイス上でのディープニューラルネットワーク(DNN)に最適化された高性能な協調推論システムである。推論毎のレイテンシを最大50%削減し、最先端のベースラインと比較してエネルギー消費量を最大75%削減する。評価の結果,DP内の遅延は,最先端のベースラインと比較して最大50%,エネルギー消費は最大75%減少することがわかった。
論文参考訳（メタデータ） (2025-07-08T09:50:57Z)
GDNTT: an Area-Efficient Parallel NTT Accelerator Using Glitch-Driven Near-Memory Computing and Reconfigurable 10T SRAM [14.319119105134309]
本稿では、グリッチ駆動ニアメモリコンピューティング(GDNTT)を用いた領域効率の高い高並列NTT加速器を提案する。この設計はデータストレージ用の10Tを統合し、柔軟な行/列のデータアクセスと合理化回路マッピング戦略を可能にする。評価の結果,提案したNTTアクセラレーターは,最先端技術と比較して1.528*のスループット向上を実現していることがわかった。
論文参考訳（メタデータ） (2025-05-13T01:53:07Z)
A Unified Hardware Accelerator for Fast Fourier Transform and Number Theoretic Transform [0.0]
Number Theoretic Transform (NTT) は、ポスト量子格子ベースの暗号において効率的な乗算を計算するのに欠かせないツールである。 512点複素FFTと256点NTTの両方をサポートする統一ハードウェアアクセラレータを実証する。本実装は,FPGA上での最先端のML-KEM/ML-DSA NTTアクセラレータに匹敵する性能を実現する。
論文参考訳（メタデータ） (2025-04-15T12:13:05Z)
FLARE: FP-Less PTQ and Low-ENOB ADC Based AMS-PiM for Error-Resilient, Fast, and Efficient Transformer Acceleration [7.37841083168521]
本稿では,DQ-Q処理を不要にし,FPUおよび分割自由非線形処理を導入し,低ENOB-ADCに基づくスパース行列ベクトル乗法を用いるAMS-PiMアーキテクチャを提案する。 RAPは数値安定性を維持しながら、エラー回復力、面積/エネルギー効率、計算速度を改善する。
論文参考訳（メタデータ） (2024-11-22T05:01:35Z)
AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文参考訳（メタデータ） (2024-07-17T18:38:48Z)
KyberMat: Efficient Accelerator for Matrix-Vector Polynomial Multiplication in CRYSTALS-Kyber Scheme via NTT and Polyphase Decomposition [20.592217626952507]
CRYSTAL-Kyber (Kyber) は、標準化プロセス中に選択された暗号鍵カプセル化機構 (KEM) の1つである。本稿では,Kyberアーキテクチャのレイテンシとスループットの制約に対する最適化について述べる。
論文参考訳（メタデータ） (2023-10-06T22:57:25Z)
Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文参考訳（メタデータ） (2022-09-01T17:08:41Z)
EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
論文参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。