論文の概要: Comparing and learning figures of merit for quantum circuit compilation
- arxiv url: http://arxiv.org/abs/2607.03275v1
- Date: Fri, 03 Jul 2026 12:42:16 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-07 22:26:29.568411
- Title: Comparing and learning figures of merit for quantum circuit compilation
- Title（参考訳）: 量子回路コンパイルにおけるメリットの比較と学習指標
- Authors: Harshdeep Singh, Marvin Richter, Mats Granath, Anton Frisk Kockum,
- Abstract要約: 量子アルゴリズムを特定の量子デバイス上で実行可能にするには、量子ハードウェアの制約を尊重する回路にコンパイルする必要がある。
どの回路が最も良いかと言うと、回路の品質は一般に$textitfigure of merit$ (FoM)によって定量化される。
ここでは、異なるFoMの利点とデメリットを調査し、理想FoMの特性を定式化する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: To make quantum algorithms executable on a particular quantum device, they need to be compiled into circuits that respect constraints of the quantum hardware. This compilation usually involves multiple steps, where many hardware-compatible circuits are generated, and the best circuit is selected. To say which circuit is best, the quality of a circuit is generally quantified by a $\textit{figure of merit}$ (FoM). For FoMs, there is a trade-off between ease of calculation and accuracy in predicted execution quality. Commonly used FoMs, e.g., the number of gates, circuit depth, etc., are easy to evaluate, but do not directly capture the effects of circuit structure and noise. On the other end of the spectrum are FoMs that require full circuit execution and take a prohibitively long time to evaluate. One example is the probability of successful trials (PST), i.e., the probability of obtaining the initial state after running the quantum circuit followed by its inverse. Here, we investigate advantages and disadvantages of different FoMs, and formulate the properties of an ideal FoM. Based on our results, we propose wPST, a weighted version of the PST that accounts for individual qubits, not just the whole state. To quickly predict PST and wPST, we design machine learning models that take into account both the quantum circuit and quantum hardware data. In numerical simulations and experiments on quantum processors, we find that our machine learning-predicted FoMs outperform commonly used FoMs, increasing the correlation with the true PST or wPST by over 50%. To make our model useful for quantum compilers, we devise a two-step process to predict the wPST for non-transpiled quantum circuits: first, we predict the additional quantum gates required for the given quantum circuit, and then we predict the wPST, accounting for coherence times in the quantum device.
- Abstract（参考訳）: 量子アルゴリズムを特定の量子デバイス上で実行可能にするには、量子ハードウェアの制約を尊重する回路にコンパイルする必要がある。
このコンパイルは通常、多くのハードウェア互換回路が生成され、最良の回路が選択される複数のステップを含む。
どの回路が最も良いかと言うと、回路の品質は一般に$\textit{figure of merit}$ (FoM) で定量化される。
FoMでは、計算の容易さと予測実行品質の精度の間にトレードオフがある。
一般的に使用されるFom、例えばゲート数、回路深さなどを評価することは容易であるが、回路構造やノイズの影響を直接捉えることはできない。
一方のスペクトルは、完全な回路実行を必要とし、評価するのに非常に長い時間がかかるFoMである。
例えば、成功したトライアル(PST)の確率、すなわち、量子回路を実行した後、その逆で初期状態を得る確率である。
ここでは、異なるFoMの利点とデメリットを調査し、理想FoMの特性を定式化する。
この結果に基づき,各キュービットの重み付け版であるwPSTを提案する。
PSTとwPSTを迅速に予測するために、量子回路と量子ハードウェアデータの両方を考慮した機械学習モデルを設計する。
量子プロセッサの数値シミュレーションと実験において、我々の機械学習予測FoMはFoMよりも優れており、真のPSTやwPSTとの相関が50%以上増加することがわかった。
まず、与えられた量子回路に必要な追加の量子ゲートを予測し、次に、量子デバイス内のコヒーレンス時間を考慮してwPSTを予測する。
関連論文リスト
- Efficient Quantum Circuit Compilation for Near-Term Quantum Advantage [17.38734393793605]
本稿では,ターゲット量子回路をレンガ壁配置に近似的にコンパイルする手法を提案する。
この新しい回路設計は、実際の量子コンピュータで直接実装できる2量子CNOTゲートで構成されている。
論文 参考訳（メタデータ） (2025-01-13T15:04:39Z) - Optimising Iteration Scheduling for Full-State Vector Simulation of Quantum Circuits on FPGAs [1.221089353510972]
量子ゲートの実行に必要なイテレーション数を最適化するために,メモリアクセスパターンを提案する。
提案手法は,各制御キュービット毎にゲートをシミュレートするのに要する時間を大幅に短縮することを示す。
論文 参考訳（メタデータ） (2024-11-27T13:57:29Z) - Parallel Quantum Computing Simulations via Quantum Accelerator Platform Virtualization [44.99833362998488]
本稿では,量子回路実行の並列化モデルを提案する。
このモデルはバックエンドに依存しない機能を利用することができ、任意のターゲットバックエンド上で並列量子回路の実行を可能にする。
論文 参考訳（メタデータ） (2024-06-05T17:16:07Z) - Single-Round Proofs of Quantumness from Knowledge Assumptions [41.94295877935867]
量子性の証明は、効率的な量子コンピュータが通過できる、効率よく検証可能な対話型テストである。
既存のシングルラウンドプロトコルは大きな量子回路を必要とするが、マルチラウンドプロトコルはより小さな回路を使用するが、実験的な中間回路測定を必要とする。
我々は、既存の知識仮定に基づいて、量子性の効率的なシングルラウンド証明を構築した。
論文 参考訳（メタデータ） (2024-05-24T17:33:10Z) - Lightcone Bounds for Quantum Circuit Mapping via Uncomplexity [1.0360348400670518]
デバイス上で量子回路を実行するための最小のSWAPゲートカウントが、量子状態間の距離の最小化によって現れることを示す。
この研究は、量子回路の非複雑性を実際に関連する量子コンピューティングに初めて利用するものである。
論文 参考訳（メタデータ） (2024-02-01T10:32:05Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Variational-quantum-eigensolver-inspired optimization for spin-chain work extraction [39.58317527488534]
量子源からのエネルギー抽出は、量子電池のような新しい量子デバイスを開発するための重要なタスクである。
量子源からエネルギーを完全に抽出する主な問題は、任意のユニタリ演算をシステム上で行うことができるという仮定である。
本稿では,変分量子固有解法(VQE)アルゴリズムにインスパイアされた抽出可能エネルギーの最適化手法を提案する。
論文 参考訳（メタデータ） (2023-10-11T15:59:54Z) - Comparing planar quantum computing platforms at the quantum speed limit [0.0]
我々は、中性原子および超伝導量子ビットにおける現実的な2量子および多量子ゲート実装のための量子速度制限(QSL)の理論最小ゲート時間の比較を示す。
我々はこれらの量子アルゴリズムを、標準ゲートモデルとパリティマッピングの両方において、回路実行時間とゲート数の観点から解析する。
論文 参考訳（メタデータ） (2023-04-04T12:47:00Z) - Initial-State Dependent Optimization of Controlled Gate Operations with
Quantum Computer [1.2019888796331233]
制御ゲートから冗長な制御操作を取り除くことを目的としたAQCELと呼ばれる新しい回路を導入する。
ベンチマークとして、AQCELは高エネルギー物理学における最終状態の放射をモデル化するために設計された量子アルゴリズムにデプロイされる。
我々は、AQCEL最適化回路が、ゲート数がはるかに少ない等価な最終状態を生成できることを実証した。
論文 参考訳（メタデータ） (2022-09-06T09:19:07Z) - QUANTIFY: A framework for resource analysis and design verification of
quantum circuits [69.43216268165402]
QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。
Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。
ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
論文 参考訳（メタデータ） (2020-07-21T15:36:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。