論文の概要: Weave: Verified Netlist-to-Schematic Conversion via Layered Graph Layout
- arxiv url: http://arxiv.org/abs/2607.03835v1
- Date: Sat, 04 Jul 2026 11:58:29 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-07 22:26:29.734775
- Title: Weave: Verified Netlist-to-Schematic Conversion via Layered Graph Layout
- Title（参考訳）: Weave: 階層グラフレイアウトによるNetlist-to-Schematic変換の検証
- Abstract要約: SPICEネットリストをLTspiceに変換する決定論的コンバータであるWeaveを紹介します。
階層化された(杉山スタイルの)グラフレイアウトを使用した asc スキーマ。
100%のコンパイルと100%のラウンドトリップ検証接続等価性を実現する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Converting a SPICE netlist into a human-readable schematic is a longstanding problem in electronic design automation: simulators and machine-learning pipelines readily produce netlists, but designers reason about circuits through diagrams. Recent learning-based approaches translate netlists into schematics probabilistically, yet they provide no guarantee that the generated drawing preserves the original connectivity, and their accuracy degrades sharply as circuits grow. We present Weave, a deterministic converter that turns a SPICE netlist into an LTspice .asc schematic using a layered (Sugiyama-style) graph layout, and that certifies every output by a round-trip connectivity check: the generated schematic is re-parsed into a netlist and compared, net for net, against the input. A result is reported as correct only when the two partitions are identical, giving a binary correctness certificate rather than a similarity score. Weave runs entirely client-side as a single dependency-free file and embeds a pin table for 5093 LTspice symbols. On the identical public Circuits-LTSpice test set used by the state-of-the-art LLM converter Schemato (117 circuits, netlisted with LTspice itself), Weave achieves 100% compilation and 100% round-trip-verified connectivity equivalence, compared with Schemato's reported 76% compilation and a graph-edit-distance similarity of 0.35; notably, 73% of that set exceeds the five-component threshold beyond which Schemato reports losing connectivity accuracy. On a larger and harder corpus, the 3460 netlistable circuits of the official Analog Devices LTspice demo collection, Weave verifies exact connectivity for 88.4% of circuits, with the remaining failures concentrated in a single, well-characterized class of dense multi-pin power modules.
- Abstract（参考訳）: SPICEネットリストを人間可読なスキーマに変換することは、電子設計自動化における長年の課題である。シミュレータと機械学習パイプラインは簡単にネットリストを生成するが、デザイナはダイアグラムを通じて回路を推論する。
最近の学習に基づくアプローチでは、ネットリストを確率論的にスキーマに変換するが、生成した描画が元の接続性を保持し、回路が大きくなるにつれて精度が急激に低下するという保証はない。
SPICE ネットリストを LTspice に変換する決定論的変換器 Weave を紹介する。
階層化された(杉山スタイルの)グラフレイアウトを使用し、ラウンドトリップ接続チェックによってすべての出力を認証する。
結果は、2つのパーティションが同一である場合にのみ正しいと報告され、類似性スコアではなくバイナリの正当性証明書が与えられる。
Weaveは完全にクライアントサイドで単一の依存性のないファイルとして動作し、5093 LTspiceシンボル用のピンテーブルを埋め込む。
最先端のLLMコンバータであるSchemato(LTspice自身でネットリストされている117の回路)が使用している同じパブリックサーキット-LTSpiceテストセットでは、Weaveは100%コンパイルと100%ラウンドトリップ検証された接続等価性を達成した。
公式Analog Devices LTspiceデモコレクションの3460のネットリスト可能な回路では、Weaveは88.4%の回路の正確な接続性を確認し、残りの障害は高密度なマルチピンパワーモジュールの単一クラスに集中している。
関連論文リスト
- Generating Workflow DAGs from Natural Language with Non-Reasoning LLMs [0.08537603362277842]
ニューロシンボリックな分解により、より低コストで非合理的な大規模言語モデルにより複雑なワークフローDAGを生成することができることを示す。
本手法は,判定精度を24ポイント向上し,推論モデルのアウト・オブ・ザ・ボックス品質に対する統計的等価性を実現する。
論文 参考訳（メタデータ） (2026-08-31T05:01:29Z) - Constrained Decoding for Diffusion Language Models via Efficient Inference over Finite Automata [57.27430779838529]
有限オートマトンとして表現可能な任意の制約の下で,制約付き平均場後部からサンプリングする,正確かつトラクタブルなアルゴリズムを提案する。
このアプローチは、構築による制約満足度を保証し、欲求とサンプリングベースのデコーディングの両方をサポートし、並列およびブロックワイドデコーディングと互換性がある。
Dream-7B と LLaDA-8 の実証的な評価は、様々なタスクにおいてかなりの精度の向上を示した。
論文 参考訳（メタデータ） (2026-07-08T05:48:57Z) - SINA: A Fully Automated Circuit Schematic Image to Netlist Generator Using Artificial Intelligence [0.0]
SINAは、オープンソースの回路スキーマ画像-ネットリスト生成器である。
SINAはICレベルのスキーマとPCBレベルのスキーマを扱い、専用のクロスワイヤ検出を組み込んでいる。
我々の実験では、全体のネットリスト生成精度は96.67%であり、最先端のアプローチに比べて2.72倍高い。
論文 参考訳（メタデータ） (2026-07-02T02:24:00Z) - Low-power analogue neural networks with trainable nonlinear connections for continuous control [54.59241649882409]
物理ニューラルネットワークはアナログデバイス物理を直接計算することで低消費電力の機械学習を約束する。
トレーニング可能な非線形関数を接続上に配置し、各物理接続を学習可能な計算要素とする。
その利点はタスク依存であり、物理的基盤の滑らかさから従うことが分かる。
論文 参考訳（メタデータ） (2026-06-21T15:55:23Z) - CircuitFormer: A Circuit Language Model for Analog Topology Design from Natural Language Prompt [2.9943388961167705]
本稿では,31,341のネットリスト-自然言語記述ペアからなる,アナログ回路網リストのアノテートデータセットについて述べる。
また,頻繁なサブ回路を明示的にマイニングすることで,ネットリスト接続性を符号化する新しい回路グラフトークンであるCircuit Tokenizer (CKT)を提案する。
論文 参考訳（メタデータ） (2026-05-07T07:04:36Z) - WISV: Wireless-Informed Semantic Verification for Distributed Speculative Decoding in Device-Edge LLM Inference [56.297697169678095]
WISV(Wireless-Informed Semantic Verification)は、分散投機的復号化フレームワークである。
WISVは最大60.8%の許容長の増加、37.3%の対話ラウンドの削減、31.4%のエンドツーエンドレイテンシの改善を実現している。
NVIDIA Jetson AGX OrinとA40搭載サーバからなるハードウェアテストベッド上でWISVを検証する。
論文 参考訳（メタデータ） (2026-04-20T01:29:56Z) - Certified Circuits: Stability Guarantees for Mechanistic Circuits [80.30622018787835]
Certified Circuitsは、回路発見のための証明可能な安定性を保証する。
ImageNetとOODデータセットでは、認定回路は91%高い精度を達成する。
論文 参考訳（メタデータ） (2026-02-26T13:07:31Z) - GNN-ACLP: Graph Neural Networks Based Analog Circuit Link Prediction [10.741445394687378]
本稿では,これらの課題に対処するための3つの革新を特徴とするグラフニューラルネットワーク(GNN)に基づくGNN-ACLPを提案する。
まず、SEAL(Subgraphs, Embeddings, Attributes for Link Prediction)フレームワークを導入し、回路リンク予測においてポートレベルの精度を実現する。
第2に,大言語モデル(LLM)を用いた検索拡張生成(RAG)を利用したネットリストフォーマット変換ツールであるNetlist Babel Fishを提案する。
論文 参考訳（メタデータ） (2025-04-14T14:02:09Z) - Schemato - An LLM for Netlist-to-Schematic Conversion [5.419903684361424]
ネットリストからスキーマ変換のための大規模言語モデル(LLM)を提案する。
特に、LTSpiceで使用されるテキストベースのスキーマ記述である.ascファイルにネットリストを変換するアプローチについて検討する。
実験の結果、Spicetoは平均グラフ編集距離スコアと平均構造類似度指数測定値で、それぞれ1.8倍と4.3倍のコンパイル成功率でスケールした。
論文 参考訳（メタデータ） (2024-11-21T07:21:59Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳（メタデータ） (2023-08-31T02:20:25Z) - Convolutional Dynamic Alignment Networks for Interpretable
Classifications [108.83345790813445]
我々は、畳み込み動的アライメントネットワーク(CoDA-Nets)と呼ばれる新しいニューラルネットワークモデルを紹介する。
コアとなるビルディングブロックは動的アライメントユニット(DAU)で、入力をタスク関連パターンと動的に整合する重みベクトルで線形に変換する。
CoDA-Netsは一連の入力依存線形変換を通じて分類予測をモデル化し、出力を個々の入力コントリビューションに線形分解することができる。
論文 参考訳（メタデータ） (2021-03-31T18:03:53Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。