論文の概要: Schemato - An LLM for Netlist-to-Schematic Conversion

• arxiv url: http://arxiv.org/abs/2411.13899v2
• Date: Mon, 02 Jun 2025 09:43:49 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-03 16:22:42.885409
• Title: Schemato - An LLM for Netlist-to-Schematic Conversion
• Title（参考訳）: Schemato - Netlist-to-Schematic ConversionのためのLLM
• Authors: Ryoga Matsuo, Stefan Uhlich, Arun Venkitaraman, Andrea Bonetti, Chia-Yu Hsieh, Ali Momeni, Lukas Mauch, Augusto Capone, Eisaku Ohbuchi, Lorenzo Servadei,
• Abstract要約: ネットリストからスキーマ変換のための大規模言語モデル(LLM)を提案する。 特に、LTSpiceで使用されるテキストベースのスキーマ記述である.ascファイルにネットリストを変換するアプローチについて検討する。 実験の結果、Spicetoは平均グラフ編集距離スコアと平均構造類似度指数測定値で、それぞれ1.8倍と4.3倍のコンパイル成功率でスケールした。
• 参考スコア（独自算出の注目度）: 5.419903684361424
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Machine learning models are advancing circuit design, particularly in analog circuits. They typically generate netlists that lack human interpretability. This is a problem as human designers heavily rely on the interpretability of circuit diagrams or schematics to intuitively understand, troubleshoot, and develop designs. Hence, to integrate domain knowledge effectively, it is crucial to translate ML-generated netlists into interpretable schematics quickly and accurately. We propose Schemato, a large language model (LLM) for netlist-to-schematic conversion. In particular, we consider our approach in converting netlists to .asc files, text-based schematic description used in LTSpice. Experiments on our circuit dataset show that Schemato achieves up to 76% compilation success rate, surpassing 63% scored by the state-of-the-art LLMs. Furthermore, our experiments show that Schemato generates schematics with an average graph edit distance score and mean structural similarity index measure, scaled by the compilation success rate that are 1.8x and 4.3x higher than the best performing LLMs respectively, demonstrating its ability to generate schematics that are more accurately connected and are closer to the reference human design.
• Abstract（参考訳）: 機械学習モデルは、特にアナログ回路において、回路設計を進歩させている。 通常、人間の解釈能力に欠けるネットリストを生成する。 これは、人間の設計者が直感的に理解し、トラブルシュートし、設計を開発するために回路図や設計図の解釈可能性に大きく依存しているためである。 したがって、ドメイン知識を効果的に統合するためには、ML生成したネットリストを解釈可能なスキーマに迅速かつ正確に翻訳することが不可欠である。 本稿では,大規模言語モデル(LLM)であるSchematoを提案する。 特に、ネットリストを.NETに変換するアプローチを検討します。 ascファイル、LTSpiceで使用されるテキストベースのスキーマ記述。 サーキットデータセットの実験では、Schematoはコンパイル成功率を最大76%まで達成し、最先端のLLMで63%を超えている。 さらに,Schematoは,平均グラフ編集距離スコアと平均構造類似度指数測定値を用いて,それぞれ最高のLCMよりも1.8倍,4.3倍高いコンパイル成功率でスケールし,より正確に接続され,基準設計に近いスキーマを生成する能力を示した。

関連論文リスト

• DeepCell: Multiview Representation Learning for Post-Mapping Netlists [11.789986571844535]
  DeepCellはPMネットリストとAIGの両方からの構造的および機能的な洞察を統合する表現学習フレームワークである。 コアとなるDeepCellは、PMネットリスト表現を自己管理的に洗練する新しいマスク回路モデリング(MCM)メカニズムを採用している。 DeepCellはPMネットリストの表現に新しいベンチマークを設定し、予測精度と再現精度で既存の手法を上回っている。
  論文  参考訳（メタデータ） (2025-02-05T02:39:47Z)
• AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models [10.986618360243526]
  本稿では,実用的なトポロジ合成問題の解決を目的としたLLMベースのエージェントであるAnalogXpertを提案する。 まず、アナログトポロジをSPICEコードとして表現し、設計空間を減らすためにサブ回路ライブラリを導入する。 第2に、CoTと非コンテキスト学習技術を用いて、問題を2つのサブタスクに分解する。 第3に,LLMが初期設計の誤りを漸進的に修正できる証明読解戦略を導入する。
  論文  参考訳（メタデータ） (2024-12-17T09:08:08Z)
• SynerGen-VL: Towards Synergistic Image Understanding and Generation with Vision Experts and Token Folding [66.74446220401296]
  画像の理解と生成の両方が可能なシンプルだが強力なエンコーダのないMLLMであるSynerGen-VLを提案する。 トークンの折り畳み機構と,高分解能画像理解を効果的に支援するビジョンエキスパートベースのプログレッシブアライメント事前学習戦略を導入する。 コードとモデルはリリースされます。
  論文  参考訳（メタデータ） (2024-12-12T18:59:26Z)
• Matchmaker: Self-Improving Large Language Model Programs for Schema Matching [60.23571456538149]
  本稿では,スキーママッチングのための合成言語モデルプログラムを提案する。 Matchmakerは、ラベル付きデモを必要とせずに、ゼロショットで自己改善する。 実証的に、Matchmakerが以前のMLベースのアプローチより優れている実世界の医療スキーママッチングベンチマークを実証する。
  論文  参考訳（メタデータ） (2024-10-31T16:34:03Z)
• The Graph's Apprentice: Teaching an LLM Low Level Knowledge for Circuit Quality Estimation [34.37154877681809]
  We introduced VeriDistill, the first end-to-end machine learning model that direct process raw Verilog code to predict circuit quality-of-result metrics。 本モデルでは,LLMに基づく低レベル回路インサイトを予測器に転送する,新しい知識蒸留法を採用している。 実験では、VeriDistillは大規模なVerilogデータセット上で最先端のベースラインを上回っている。
  論文  参考訳（メタデータ） (2024-10-30T04:20:10Z)
• A Single Transformer for Scalable Vision-Language Modeling [74.05173379908703]
  我々はvisiOn-Language mOdelingのための単一変換器SOLOを提案する。 SOLOのような統一された単一トランスフォーマーアーキテクチャは、LVLMにおけるこれらのスケーラビリティ上の懸念に効果的に対処する。 本稿では,オープンソースの7B LVLMであるSOLOの開発のための,最初のオープンソーストレーニングレシピを紹介する。
  論文  参考訳（メタデータ） (2024-07-08T22:40:15Z)
• AMSNet: Netlist Dataset for AMS Circuits [8.601352527168821]
  我々は、スキーマをネットリストに変換する自動手法を開発し、データセットAMSNetを作成する。 サイズが大きくなるにつれて、AMSNetはAMS回路設計におけるMLLMアプリケーションの探索を著しく容易にする。
  論文  参考訳（メタデータ） (2024-05-15T02:46:04Z)
• Image2Sentence based Asymmetrical Zero-shot Composed Image Retrieval [92.13664084464514]
  合成画像検索(CIR)の課題は,検索画像とユーザの意図を記述したテキストに基づいて画像を取得することである。 既存の手法は、CIRタスクにおける高度な大規模視覚言語(VL)モデルにおいて大きな進歩を遂げているが、それらは一般的に、モデルトレーニングのためのラベル付き三重項の欠如とリソース制限された環境への展開の困難という2つの大きな問題に悩まされている。 本稿では、VLモデルを利用して合成学習のためのラベルなし画像のみに依存する画像2Sentenceに基づく非対称ゼロショット合成画像検索(ISA)を提案する。
  論文  参考訳（メタデータ） (2024-03-03T07:58:03Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• DiagrammerGPT: Generating Open-Domain, Open-Platform Diagrams via LLM Planning [62.51232333352754]
  テキスト・ツー・イメージ(T2I)世代はここ数年で著しい成長を遂げている。 それにもかかわらず、T2Iモデルでダイアグラムを生成する作業はほとんど行われていない。 本稿では,新しい2段階のテキスト・ツー・ダイアグラム生成フレームワークであるDiagrammerGPTを紹介する。 我々のフレームワークは、既存のT2Iモデルを上回る精度で、より正確なダイアグラムを生成する。
  論文  参考訳（メタデータ） (2023-10-18T17:37:10Z)
• How to Turn Your Knowledge Graph Embeddings into Generative Models [10.466244652188777]
  リンク予測のための最も成功した知識グラフ埋め込み(KGE)モデルは、エネルギーベースモデルとして解釈できる。 この研究は、これらのKGEのスコア関数を回路として再解釈する。 我々の解釈では、リンク予測のパフォーマンスがほとんど、あるいは全く失われていない。
  論文  参考訳（メタデータ） (2023-05-25T11:30:27Z)
• Intelligent Circuit Design and Implementation with Machine Learning [0.0]
  幅広いチップ設計段階をカバーする複数の高速かつ正確な機械学習モデルを提示します。 完全に自動化されたパワーモデリングフレームワークであるAPOLLOを紹介します。 私はまた、早期のroutability予測のためにRouteNetを提示します。
  論文  参考訳（メタデータ） (2022-06-07T06:17:52Z)
• Modality-Aware Triplet Hard Mining for Zero-shot Sketch-Based Image Retrieval [51.42470171051007]
  本稿では,ZES-SBIR(Zero-Shot Sketch-Based Image Retrieval)問題に,クロスモダリティメトリック学習の観点から取り組む。 DMLにおける2つの基本的な学習手法、例えば分類訓練とペアトレーニングを組み合わせることで、ZS-SBIRの強力なベースラインを構築した。 モータリティ・アウェア・トリプルト・ハード・マイニング(MATHM)は3種類のペア・ラーニングによってベースラインを向上することを示す。
  論文  参考訳（メタデータ） (2021-12-15T08:36:44Z)
• Modeling Gate-Level Abstraction Hierarchy Using Graph Convolutional Neural Networks to Predict Functional De-Rating Factors [0.0]
  グラフ畳み込みネットワーク(GCN)を用いたゲートレベルのネットリストのモデル化手法を提案する。 モデルは、与えられた回路のシーケンシャル要素の全体的な機能劣化因子を予測する。
  論文  参考訳（メタデータ） (2021-04-05T08:38:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。