論文の概要: CONQuER: Hardware-Aware Mixed-Precision Quantisation with Online-Calibrated Surrogates

• arxiv url: http://arxiv.org/abs/2607.25884v1
• Date: Tue, 28 Jul 2026 15:45:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-29 20:50:42.904657
• Title: CONQuER: Hardware-Aware Mixed-Precision Quantisation with Online-Calibrated Surrogates
• Title（参考訳）: CONQuER: ハードウェア対応の混合精度量子化とオンラインキャリブレーションサーロゲート
• Abstract要約: ハードウェア対応MPQのための統合コンパイラ統合基盤であるCONQuERを提案する。 CONQuERは、量子化をTOSAレベルでコンパイラパイプラインにシフトし、インテリジェントな設定処理を可能にする。 CONQuERは、不定値ベースラインの1.44%以内で、トップ1の精度で最大12.19倍高速な構成を検出する。
• 参考スコア（独自算出の注目度）: 3.4090089330250724
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Deploying deep neural networks on resource-constrained hardware relies on mixed-precision quantisation (MPQ). current deployment toolchains severely fragment this process. Quantisation typically occurs as a hardware-agnostic preprocessing step in front-end frameworks, disconnected from the downstream compilers that generate the physical machine code. This separation leads to suboptimal configurations where assigned bit-widths map poorly to the target machine's heterogeneous hardware execution blocks such as tensor cores and variable-width vector units, incurring severe runtime execution penalties. Furthermore, evaluating these configurations via exhaustive hardware-in-the-loop (HIL) testing is intractable due to the exponentially large search space. We present CONQuER, a unified compiler-integrated infrastructure for hardware-aware MPQ. CONQuER shifts quantisation into the compiler pipeline at the TOSA level, enabling intelligent configuration handling based on compiler support. To evaluate this combinatorial search space of different of model layers within practical compilation budgets, CONQuER couples an NSGA-II evolutionary algorithm with a dual-surrogate prescreening engine. This engine evaluates theoretical cache memory bounds and feature space isotropy to discard non-viable configurations. CONQuER then executes only the strongest candidate policies on hardware via IREE, feeding the execution metrics into an online calibrator. This calibrator aligns the surrogate models with the true hardware behaviour during an NSGA-II evolutionary search. Evaluation across mobile and laptop CPUs, and server GPUs demonstrates that optimal quantisation policies are hardware-dependent. By coupling quantisation with compiler lowering and physical execution, CONQuER discovers Pareto-optimal configurations up to 12.19x faster inference with top-1 accuracy within 1.44% of the unquantised baseline.
• Abstract（参考訳）: リソース制約のあるハードウェアにディープニューラルネットワークをデプロイするには、混合精度量子化(MPQ)に依存する。 現在のデプロイメントツールチェーンは、このプロセスを著しく断片化しています。 量子化は通常、ハードウェアに依存しないフロントエンドフレームワークの前処理ステップとして発生し、物理マシンコードを生成する下流コンパイラから切り離される。 この分離により、割り当てられたビット幅は、テンソルコアや可変幅ベクトルユニットといった、ターゲットマシンの不均一なハードウェア実行ブロックにマップされ、実行時の厳しいペナルティが発生するような、最適以下の構成が導かれる。 さらに,これらの構成をハードウェア・イン・ザ・ループ(HIL)テストにより評価することは,指数関数的に大きい探索空間のため困難である。 ハードウェア対応MPQのための統合コンパイラ統合基盤であるCONQuERを提案する。 CONQuERは、量子化をTOSAレベルでコンパイラパイプラインにシフトし、コンパイラサポートに基づいたインテリジェントな設定処理を可能にする。 実用的なコンパイル予算内で異なるモデル層の組み合わせ探索空間を評価するために、ConQuERはNSGA-II進化アルゴリズムとデュアルサロゲート前スクリーニングエンジンを結合する。 このエンジンは、理論的なキャッシュメモリバウンダリと特徴空間等方性を評価し、無効な構成を破棄する。 CONQuERはIREEを通じてハードウェア上で最も強力な候補ポリシーのみを実行し、実行メトリクスをオンラインキャリブレータに入力する。 このキャリブレータは、NSGA-II進化探索中にサロゲートモデルと真のハードウェア動作を一致させる。 モバイルおよびラップトップCPU、およびサーバGPUによる評価は、最適な量子化ポリシーがハードウェアに依存していることを示している。 量子化とコンパイラの低下と物理実行を結合することにより、ConQuERは、不定値ベースラインの1.44%以内で、トップ1の精度で、最大12.19倍高速なパレート最適構成を発見する。

関連論文リスト

• Quantum Compiler Design for Fault-Tolerant Quantum Computing [14.739903011159207]
  本調査では,QECで保護された量子計算のためのコンパイラ設計のフルスタックビューを示す。 既存の作業は,論理レベルのQECコンパイル,物理レベルのQEC実現,実行時統合という,3つの相互作用するレイヤにまとめる。
  論文  参考訳（メタデータ） (2026-09-15T17:05:49Z)
• CUDA-Q Logical: Retargetable Compilation for Fault-Tolerant Quantum Computing [30.490749390369032]
  本稿では,フォールトトレラントコンパイル,解析,実行のためのコンパイラ基盤であるQ-Q Logicalを紹介する。 すべてのリソース見積をコンパイラアーティファクトから直接引き出すことで、フレームワークはコンパイルとリソース分析を統一する。 スケジュール推定と既存の独立モデルとの整合性を示す。
  論文  参考訳（メタデータ） (2026-09-11T18:00:16Z)
• Heuristic-Based Merging of HPC Traces to Extend Hardware Counter Coverage [0.08399688944263843]
  本稿では,異なるハードウェアカウンタを備えた複数の実行トレースをマージする手法を提案する。 提案手法は,MPIの構造,タイミング,通信パターンを解析することにより,実行中のバーストにマッチする。 出力は、すべてのマージカウンタを備えた新しい合成トレースであり、HPC性能予測と従来の性能解析の両方に使用できる。
  論文  参考訳（メタデータ） (2026-05-15T10:36:15Z)
• cuNNQS-SCI: A Fully GPU-Accelerated Framework for High-Performance Configuration Interaction Selection with Neural Network Quantum States [12.436495225801863]
  cuNNQS-SCIは、これらのボトルネックを克服するために設計された、完全にGPUアクセラレーションされたSCIフレームワークである。 64GPUのNVIDIA A100クラスタでは、cuNNQS-SCIは最大2.32倍のエンドツーエンドのスピードアップを達成する。 優れた分散パフォーマンスを示し、強力なスケーリングテストで90%以上の並列効率を維持する。
  論文  参考訳（メタデータ） (2026-04-17T07:15:18Z)
• High Performance Quantum Emulation for Chemistry Applications with Hyperion [0.0]
  Hyperionは、強い相関の量子化学シミュレーションに固有の古典的なメモリ壁をバイパスするために設計された、非常に並列なGPU加速量子エミュレータである。 Hyperionは、化学のための新しい量子アルゴリズムの開発に特化した高忠実なプラットフォームを提供する。
  論文  参考訳（メタデータ） (2026-04-01T17:27:56Z)
• A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
  分散量子最適化のための構造認識フレームワークを提案する。 検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。 構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
  論文  参考訳（メタデータ） (2026-03-08T15:15:52Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
  この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。 我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
  論文  参考訳（メタデータ） (2023-04-25T05:04:44Z)
• DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
  DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。 実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
  論文  参考訳（メタデータ） (2023-04-18T15:13:10Z)
• MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
  ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。 ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
  論文  参考訳（メタデータ） (2022-05-25T11:08:20Z)
• Arline Benchmarks: Automated Benchmarking Platform for Quantum Compilers [0.0]
  オープンソースのソフトウェアパッケージであるArline Benchmarksは、量子コンパイラの自動ベンチマークを実行するように設計されている。 重要なメトリクスのセットに基づいて、いくつかの量子コンパイルフレームワークを比較した。 本稿では,コンパイラ固有の回路最適化を1つのコンパイルスタックで組み合わせた,複合コンパイルパイプラインの概念を提案する。
  論文  参考訳（メタデータ） (2022-02-28T18:48:01Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Extending C++ for Heterogeneous Quantum-Classical Computing [56.782064931823015]
  qcorはC++とコンパイラの実装の言語拡張で、異種量子古典プログラミング、コンパイル、単一ソースコンテキストでの実行を可能にする。 我々の研究は、量子言語で高レベルな量子カーネル(関数)を表現できる、第一種C++コンパイラを提供する。
  論文  参考訳（メタデータ） (2020-10-08T12:49:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。