論文の概要: QSimAdv: A Late-Bound, Vendor-Agnostic Architecture for High-Performance Quantum-Circuit Simulation

• arxiv url: http://arxiv.org/abs/2608.16940v1
• Date: Tue, 11 Aug 2026 23:17:29 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-19 21:40:53.071031
• Title: QSimAdv: A Late-Bound, Vendor-Agnostic Architecture for High-Performance Quantum-Circuit Simulation
• Title（参考訳）: QSimAdv: 高性能量子回路シミュレーションのための遅くてベンダーに依存しないアーキテクチャ
• Abstract要約: QSimAdvは共通カーネルではなく遅延バインディングである。 この設計はNVIDIA GH200とAMD MI250X/EPYCシステムで実現している。
• 参考スコア（独自算出の注目度）: 1.435000056979246
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Portability in high-performance quantum-circuit simulation need not begin at the kernel. We present QSimAdv, which makes late binding, rather than a common kernel, the basis of vendor independence. Representation, operator lowering, and data placement are bound only when their required inputs become available. Before full-state allocation, circuit, noise, and output inspection can route eligible generic sampled-count requests to a stabiliser tableau; explicitly requested representations remain fixed. For full-state execution, backend constraints shape fusion; an ordered fused operator binds to a native lowering only after its physical targets are known. A first-class logical-to-physical layout map records non-canonical order across local and rank-address bits, so the dispatcher moves nonlocal targets only on demand. GPU, CPU, and Message Passing Interface (MPI) backends share these semantics while retaining native execution paths. We realize this design on NVIDIA GH200 and AMD MI250X/EPYC systems across local and distributed execution. With matched complex 32-bit floating-point state storage, QSimAdv leads both Aer Hopper configurations at $N=32$ and Aer's HIP backend at four shared MI250X sizes from $N=24$ to 30. Strong scaling exposes platform dependence: on setonix, QSimAdv leads both GPU and CPU comparisons at every measured rank, achieving $3.4\times$ and $2.8\times$ speedups, respectively, from one to eight ranks; neither the GH200 path nor the CPU path speeds up at eight ranks. Weak scaling reaches 256 ranks with 2 TiB GPU and 1 TiB CPU states. Together, these results support that portability can reside above the kernel boundary while execution remains native and extends across distributed memory.
• Abstract（参考訳）: 高性能量子回路シミュレーションの可搬性はカーネルで開始する必要はない。 ベンダの独立性の基盤である共通のカーネルではなく、遅延バインディングを実現するQSimAdvを紹介します。 表現、演算子ダウン、データ配置は、必要な入力が利用可能になったときにのみ制限される。 フルステートアロケーションの前に、サーキット、ノイズ、出力インスペクションは、許容可能なジェネリックなサンプルカウントリクエストをスタビライザテーブルーにルーティングすることができる。 順序付きフューズされた演算子は、物理的なターゲットが判明した後のみ、ネイティブなローイングにバインドする。 第1級論理-物理配置マップは、局所ビットとランクアドレスビットの非標準順序を記録するため、ディスパッチは要求に応じてのみ非局所目標を移動させる。 GPU、CPU、メッセージパッシングインターフェース(MPI)バックエンドは、ネイティブ実行パスを保持しながら、これらのセマンティクスを共有します。 NVIDIA GH200およびAMD MI250X/EPYCシステム上でのローカルおよび分散実行におけるこの設計を実現する。 一致した32ビット浮動小数点状態ストレージにより、QSimAdvはAer Hopper構成を$N=32$で、AerのHIPバックエンドを$N=24$から30の4つの共有MI250Xサイズでリードする。 setonixでは、QSimAdvがGPUとCPUの比較を各ランクでリードし、それぞれ3.4\times$と2.8\times$のスピードアップを1位から8位から達成している。 ウィークスケーリングは2 TiB GPUと1 TiB CPUステートで256ランクに達する。 これらの結果は、実行がネイティブのままであり、分散メモリにわたって拡張されている間、ポータビリティがカーネル境界上に存在することをサポートする。

関連論文リスト

• VC-Attention: Value Smoothing and Softmax Casting for Low-bit Attention [47.30761996669105]
  トレーニング不要な低ビットアテンションフレームワークであるVC-Attentionを提案する。 V-Smoothは、オンラインの軽量クラスタリングによってバリュートークンを再注文するので、融合ハードウェアブロック内のトークンは、共に量子化される。 ログドメインのスコアを直接E4M3確率符号に1つの融合乗算加算でマッピングし、FP32指数関数とフォーマット変換を排除した。
  論文  参考訳（メタデータ） (2026-09-14T16:17:35Z)
• Aicir: A Full-Stack Quantum Circuit Simulator with AscendNPU Support [7.490474290985344]
  我々はHuawei Ascend NPUバックエンドを用いたフルスタック量子回路シミュレータを開発した。 Aicirは回路構成、いくつかの状態表現、測定、微分、変分アルゴリズム、量子機械学習、量子アーキテクチャ検索を接続する。 我々は,CPUフォールバックを無効にしてネイティブ実行を検証し,分散通信と勾配を2,4,8NPUでチェックした。
  論文  参考訳（メタデータ） (2026-08-10T15:33:46Z)
• Ascend-RaBitQ: Heterogeneous NPU-CPU Acceleration of Billion-Scale Similarity Search with 1-bit Quantization [18.17338809219932]
  In this present Ascend-RaBitQ, a first heterogeneous NPU- CPU optimized IVF-RaBitQ system for billion-scale vector search。 3段階のヘテロジニアスパイプラインは、1ビット量子化されたベクトル上でのAI Coreアクセラレーション粗いランク付け、オンデバイスAI CPU Top-k処理、フル精度ベクトル上でのホストCPUファインランク付けを含む。 Ascend-RaBitQは、CPUベースラインよりも3.0*から62.8*高速なインデックス構築、最速のCPU IVF-RaBitQ実装よりも4.6*スループットの改善、数学的に等価なCPUより100*以上を実現している。
  論文  参考訳（メタデータ） (2026-05-15T14:37:18Z)
• A Controlled Study of Memory Hierarchy Transitions in Quantum Circuit Simulation on Apple M4 Pro Unified Memory Architecture [0.0]
  状態ベクトル量子回路シミュレーションはメモリ帯域境界である。 Apple M4 Pro Unified Memory Architectureを使ってこの問題に対処する。 ピークストリーミング帯域幅は、連続しないメモリアクセスパターンのシミュレーションスピードアップを予測できないことを示す。
  論文  参考訳（メタデータ） (2026-05-09T08:22:55Z)
• Efficient Complex-Valued State Preparation on Bucket Brigade QRAM [47.72095699729477]
  効率的な量子状態準備は、大規模な古典的データを処理する量子アルゴリズムにおいて重要な要素である。 同じアーキテクチャ・アウェア・フレームワークで2つの改善点を提示します。
  論文  参考訳（メタデータ） (2026-04-28T13:43:29Z)
• GPU-Accelerated Quantum Simulation: Empirical Backend Selection, Gate Fusion, and Adaptive Precision [0.0]
  本稿では,GPU加速量子回路シミュレーションフレームワークを提案する。 実証的なバックエンド選択アルゴリズムは、実行時にCuPy、PyTorchCUDA、NumPyのCPUバックエンドをベンチマークする。 ゲート融合エンジンはゲートシーケンスの自動識別により回路深さを低減する。 フォールバック機構はGPUメモリの消費を監視し、リソースの枯渇時にメモリ実行を優雅に低下させる。
  論文  参考訳（メタデータ） (2026-04-04T17:46:37Z)
• Compiler-First State Space Duality and Portable $O(1)$ Autoregressive Caching for Inference [0.0]
  Mamba-2のステートスペース双対性アルゴリズムは、XLAの融合とタイリングが実際に最適化したものにきれいにマッピングする。 我々は,XLA の標準プリミティブとして,完全な推論パス (プリフィル,キャッシュされた自己回帰復号化) を実装した。 この実装は、単一のJAXソースからCPU、NVIDIA GPU、Google Cloud TPUで無修正で実行される。
  論文  参考訳（メタデータ） (2026-03-10T12:03:00Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• ThunderKittens: Simple, Fast, and Adorable AI Kernels [43.32681787348603]
  We present ThunderKittens (TK), a framework for write performanceant AI kernels while rest to use and maintain。 我々は、さまざまなAI操作に対して、以前のカーネルと一致するか、より優れているカーネルを提供することで、TKの価値を示す。
  論文  参考訳（メタデータ） (2024-10-27T10:07:16Z)
• MARLIN: Mixed-Precision Auto-Regressive Parallel Inference on Large Language Models [58.3342517278868]
  本稿では,Mixed-precision AutoRegressive LINearカーネルの設計について述べる。 バッチサイズは16-32までサポートでき、量子化のスピードアップが最大 (4times$) になる。 MarLINは非同期メモリアクセス、複雑なタスクスケジューリング、パイプライン化といったテクニックを組み合わせてこれを実現している。
  論文  参考訳（メタデータ） (2024-08-21T16:10:41Z)
• INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
  計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
  論文  参考訳（メタデータ） (2023-08-11T04:24:39Z)
• DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
  DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。 実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
  論文  参考訳（メタデータ） (2023-04-18T15:13:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。