論文の概要: Architectural scaling tradeoffs in modular 3D bosonic quantum processors

• arxiv url: http://arxiv.org/abs/2608.21733v1
• Date: Sat, 22 Aug 2026 02:31:24 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-25 13:29:43.43086
• Title: Architectural scaling tradeoffs in modular 3D bosonic quantum processors
• Title（参考訳）: モジュラー3次元ボソニック量子プロセッサにおけるアーキテクチャスケーリングトレードオフ
• Abstract要約: 結合キャビティモジュールを相互接続した3次元ボソニック量子プロセッサを提案する。 相互接続数,通信距離,リソース集中度,実装複雑性の観点から,最寄り,ハブベース,ハイブリッドアーキテクチャを比較した。
• 参考スコア（独自算出の注目度）: 60.61253784194378
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: We propose a modular three-dimensional bosonic quantum processor built from repeatable coupled-cavity modules linked by configurable interconnect networks. Using hardware-motivated graph-theoretic measures, we compare nearest-neighbor, hub-based, and hybrid architectures in terms of interconnect count, communication distance, resource concentration, and implementation complexity. Rather than identifying a universally optimal topology, our analysis shows how these architectures redistribute the costs of scaling, including wiring and port requirements, nonlocal communication distance, exposure to shared resources, routing bottlenecks, and scheduling overhead. Case studies of a \(3\times3\) processor and a larger hierarchical architecture further distinguish finite-size performance from asymptotic scaling. The resulting framework provides a systematic basis for evaluating modular three-dimensional bosonic processors and for identifying the device-level parameters required for quantitative hardware design.
• Abstract（参考訳）: 構成可能な相互接続ネットワークによってリンクされた繰り返し結合キャビティモジュールから構築したモジュラー3次元ボソニック量子プロセッサを提案する。 ハードウェアをモチベーションとしたグラフ理論を用いて、相互接続数、通信距離、リソース濃度、実装複雑さの観点から、最も近い隣人、ハブベース、ハイブリッドアーキテクチャを比較した。 我々の分析は、普遍的に最適なトポロジを特定するのではなく、配線やポート要件、非ローカル通信距離、共有リソースへの露出、ボトルネックのルーティング、オーバヘッドのスケジューリングなど、これらのアーキテクチャがスケーリングのコストを再分配する方法を示しています。 \(3\times3\)プロセッサとより大きな階層アーキテクチャのケーススタディは、漸近スケーリングと有限サイズのパフォーマンスをさらに区別する。 結果として得られるフレームワークは、モジュール型3次元ボソニックプロセッサの評価と、定量的ハードウェア設計に必要なデバイスレベルパラメータの特定のための体系的な基盤を提供する。

関連論文リスト

• Learning functions of quantum states with distributed architectures [0.44040106718326594]
  データから直接量子状態の関数を学習するための分散量子エクストリーム学習マシン(QELM)アーキテクチャの設計と性能を解析する。 目的は、線形および非線形両方の特徴を含む入力量子状態の特定の特性を効果的に回復できるスキームを決定することである。
  論文  参考訳（メタデータ） (2026-02-12T10:25:28Z)
• Training Report of TeleChat3-MoE [77.94641922160359]
  この技術的レポートは、主に、フロンティアモデルサイズへの信頼性と効率的なスケーリングを可能にする、基礎となるトレーニングインフラストラクチャを提示する。 本稿では,ハードウェアプラットフォーム間の整合性を確保するため,演算子レベルとエンドツーエンドの数値検証精度の体系的手法を詳述する。 解析的推定と整数線形プログラミングを利用した並列化フレームワークも提案され,多次元並列化の構成を最適化する。
  論文  参考訳（メタデータ） (2025-12-30T11:42:14Z)
• Architectural Approaches to Fault-Tolerant Distributed Quantum Computing and Their Entanglement Overheads [0.0]
  分散量子コンピューティング(DQC)プラットフォーム上でのフォールトトレラント量子計算は、リソース要件とノイズ閾値を慎重に評価する必要がある。 タイプ1アーキテクチャはGHZ(Greenberger-e-Zeilinger)状態を介して接続された小さな量子ノードで構成され、非局所安定化器の測定を可能にする。 タイプ2アーキテクチャは、大規模なエラー訂正コードブロックを複数のモジュールに分散しており、ほとんどの安定化器はローカルのままである。 Type 3アーキテクチャは、異なるモジュールにコードブロックを割り当て、格子ゲート、格子手術、テレポーテーションのようなフォールトトレラントな操作を実行できる。
  論文  参考訳（メタデータ） (2025-11-17T18:14:38Z)
• Fault-tolerant interfaces for modular quantum computing on diverse qubit platforms [0.27998963147546146]
  本稿では、フォールトトレラントインターフェースを確立するための既知の新しい手法と新しい手法の総合的な分析と比較について述べる。 ゲート忠実度やメモリリソース,論理エラー率など,幅広いハードウェアパラメータを対象とした最適なインターフェース戦略を同定する。 以上の結果から, 超伝導, 原子, ソリッドステートハードウェアを用いた実験実装において, インターフェースがボトルネックとなる場合が判明した。
  論文  参考訳（メタデータ） (2025-10-06T18:00:47Z)
• A scalable 2-local architecture for quantum annealing of Ising models with arbitrary dimensions [0.0]
  任意の接続性を持つ有効Ising Hamiltonianを実現するために,量子異性体のためのスケーラブルなアーキテクチャを提案する。 提案手法は,物理量子ビットを他の3つに接続し,ローカルな2つの相互作用のみを含むハードウェアグラフに基づく資源効率の高い構成から成り立っている。
  論文  参考訳（メタデータ） (2024-04-10T09:38:13Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• Characterizing the Inter-Core Qubit Traffic in Large-Scale Quantum Modular Architectures [2.465579331213113]
  大規模回路におけるモノリシック・テンポラル・コア間通信の時代の先駆的な特徴について述べる。 プログラムは、最大1000量子ビットをサポートする全対全接続コアアーキテクチャで実行される。 実証結果に基づいて,量子回路をマルチコアプロセッサにマッピングするための一連のガイドラインを提供し,大規模マルチコアアーキテクチャのベンチマークの基礎を定めている。
  論文  参考訳（メタデータ） (2023-10-03T09:54:41Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• HKNAS: Classification of Hyperspectral Imagery Based on Hyper Kernel Neural Architecture Search [104.45426861115972]
  設計したハイパーカーネルを利用して,構造パラメータを直接生成することを提案する。 我々は1次元または3次元の畳み込みを伴う画素レベルの分類と画像レベルの分類を別々に行う3種類のネットワークを得る。 6つの公開データセットに関する一連の実験は、提案手法が最先端の結果を得ることを示した。
  論文  参考訳（メタデータ） (2023-04-23T17:27:40Z)
• Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
  本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。 推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
  論文  参考訳（メタデータ） (2022-07-03T06:57:07Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。