論文の概要: Syn2Logic: End-to-End Neuromorphic Design Automation

• arxiv url: http://arxiv.org/abs/2608.25536v1
• Date: Wed, 26 Aug 2026 08:49:02 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-27 14:15:15.689619
• Title: Syn2Logic: End-to-End Neuromorphic Design Automation
• Title（参考訳）: Syn2Logic: エンドツーエンドのニューロモルフィック設計自動化
• Authors: Artur Podobas,
• Abstract要約: eNDAは、計算神経科学モデリングを従来のEDAフローにブリッジする設計自動化フローであると考えています。 我々は、この用語を紹介し、どのように実装できるかの例を示し、プロトタイプ実装を設計する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: In this work, we propose a view on electronic Neuromorphic Design Automation (eNDA), which we see as a design automation flow that bridges computational neuroscience modeling with traditional Electronic Design Automation (EDA) flow. We introduce the term, give examples of how it can be implemented, and design a prototype implementation: Syn2Logic. Syn2Logic is an entire eNDA framework, that allows neuroscientists to model neural behavior using a custom DSL and a compiler that takes the same model description down to synthesizable RTL hardware. We end the paper by applying the eNDA-flow through Syn2Logic to show how to -- without writing a single line of hardware description language (HDL) code-- (i) generate what we believe is the fastest C. elegans accelerator that runs significantly faster than state-of-the-art simulators, (ii) create (to the best of our knowledge) the fastest, most generic neuromorphic sudoku solver that outperforms CP-SAT and SCIP on TOP1465 puzzles, and (iii) create a 5.6 million FPS/Watt accelerator on a tiny FPGA that outperforms existing neuromorphic architectures in terms of speed and energy-efficiency on the MNIST dataset.
• Abstract（参考訳）: 本研究では,従来の電子設計自動化(EDA)フローと計算神経科学モデリングを橋渡しする設計自動化フローとして,電子ニューロモルフィック設計自動化(eNDA)の展望を提案する。 我々は、この用語を紹介し、どのように実装できるかの例を示し、プロトタイプ実装を設計する。 Syn2Logicは完全なeNDAフレームワークで、神経科学者がカスタムDSLとコンパイラを使って神経行動をモデル化し、同じモデル記述を合成可能なRTLハードウェアに分解する。 我々は、eNDA-flowをSyn2Logicに応用して、ハードウエア記述言語(HDL)の1行を書かずに、どのようにすればよいかを示す論文を締めくくります。 (i)最先端のシミュレータよりもはるかに高速に走る最速のC.エレガンス加速器であると考えるものを生成する。 (二)TOP1465パズルにおいてCP-SATとSCIPを上回り、最も高速で、最も汎用的な神経形スドクソルバを作成し、 三) MNISTデータセットの速度とエネルギー効率の点で既存のニューロモルフィックアーキテクチャを上回り、小さなFPGA上で560万FPS/Wattアクセラレータを作成する。

関連論文リスト

• Multi-Level Resistive Synapses for On-Chip Neural Networks: A Physics-Based Design of a Memristive Crossbar Fabric with Quasi-Continuous Conductance States [0.766310831583367]
  本稿では,マルチレベル・メムリシブ・シナプスを用いたオンチップニューラルネットワークの物理設計について述べる。 本研究では, 熱雑音, ドリフト, 量子化コンダクタンスの下で, 状態可変モデルを開発し, 保存可能なサブレベルを定量化する。 その結果、高密度、アナログ、インメモリニューラルプロセッサのためのハードウェアネイティブな青写真が得られた。
  論文  参考訳（メタデータ） (2026-06-21T18:04:51Z)
• YANA: Bridging the Neuromorphic Simulation-to-Hardware Gap [0.559314565030237]
  スパイキングニューラルネットワーク(SNN)は、従来のニューラルネットワーク(ANN)よりも大きなアドバンテージを約束する しかし、別のニューロモルフィック加速器(YANA)はニューロモルフィックコンピューティングのためのハードウェアおよびソフトウェアフレームワークを提供する。 AMD Kria KR260プラットフォーム上にデプロイされた単一のYANAコアは、740 LUT、918レジスタ、7 BRAM、24 URAMを使用し、最大217ドルのシナプスと21,000ドルのニューロンをサポートする。
  論文  参考訳（メタデータ） (2026-04-03T20:03:11Z)
• Towards Cold-Start Drafting and Continual Refining: A Value-Driven Memory Approach with Application to NPU Kernel Synthesis [68.7701048879757]
  EvoKernelは、カーネル合成のライフサイクルを自動化する自己進化型エージェントフレームワークである。 ステージ固有のQ値を学び、現在の目標への貢献に基づいて経験を優先する。 モデルの正しさを11.0%から83.0%に改善し、初期ドラフトよりも3.60倍のスピードアップを実現している。
  論文  参考訳（メタデータ） (2026-03-11T14:57:06Z)
• Energy-Efficient Digital Design: A Comparative Study of Event-Driven and Clock-Driven Spiking Neurons [42.170149806080204]
  本稿では,ハードウェアアクセラレーションのためのスパイキングニューラルネットワーク(SNN)ニューロンモデルについて包括的に評価する。 我々は、Leaky Integrate and Fire(LIF)ニューロンの異なる変種に基づいて、ソフトウェア、高速プロトタイピング、および様々なSNNモデルの試験を開始する。 FPGA上に実装されたその後のハードウェアフェーズでは,シミュレーション結果が検証され,設計トレードオフに関する実践的な洞察が提供される。
  論文  参考訳（メタデータ） (2025-06-16T09:10:19Z)
• A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
  ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。 得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
  論文  参考訳（メタデータ） (2024-09-23T11:16:46Z)
• Automatic Generation of Fast and Accurate Performance Models for Deep Neural Network Accelerators [33.18173790144853]
  本稿では,Deep Neural Networks (DNN) のレイテンシを正確に推定する高速性能モデルのための自動生成手法を提案する。 我々は、Gemmini、UltraTrail、Plastinine由来、パラメータ化可能なシストリックアレイなどの代表的DNNアクセラレータをモデル化した。 ループカーネルを154回繰り返して評価し,419億命令のパフォーマンスを推定し,大幅な高速化を実現した。
  論文  参考訳（メタデータ） (2024-09-13T07:27:55Z)
• Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators [77.89070422157178]
  AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。 抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。 本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
  論文  参考訳（メタデータ） (2024-01-30T19:27:16Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• DFSynthesizer: Dataflow-based Synthesis of Spiking Neural Networks to Neuromorphic Hardware [4.273223677453178]
  Spiking Neural Networks(SNN)は、イベント駆動型アクティベーションとバイオインスパイアされた学習アルゴリズムを使用する、新たな計算モデルである。 DF Synthesizerは、SNNベースの機械学習プログラムをニューロモルフィックハードウェアに合成するためのエンドツーエンドフレームワークである。
  論文  参考訳（メタデータ） (2021-08-04T12:49:37Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。