Fugu-MT 論文翻訳(概要): The Pinnacle Architecture with fixed connectivity of degree eight

論文の概要: The Pinnacle Architecture with fixed connectivity of degree eight

arxiv url: http://arxiv.org/abs/2609.21249v1
Date: Fri, 18 Sep 2026 02:52:58 GMT
ステータス: 翻訳完了
システム内更新日: 2026-09-21 18:40:16.837302
Title: The Pinnacle Architecture with fixed connectivity of degree eight
Title（参考訳）: 次数8の固定接続性を持つPinnacle Architecture
Abstract要約: 我々は、Pinnacleアーキテクチャが超伝導量子ビットと互換性を持つように適応可能であることを示す。 2048ビットのRSA整数は1ヶ月で約120000の物理量子ビットで分解可能であることを示す。
参考スコア（独自算出の注目度）: 0.3277163122167433
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We show how the Pinnacle architecture can be adapted to be compatible with superconducting qubits, where the connectivity between qubits must be fixed at fabrication. Specifically, we present a modified instantiation of the architecture that has fixed connectivity degree of eight. With this instantiation, we show that a 2048-bit RSA integer can be factored in one month with approximately 120 000 physical qubits, given a physical error rate of $10^{-3}$, code cycle time of 1 microsecond and reaction time of 10 microseconds.
Abstract（参考訳）: 我々は、Pinnacleアーキテクチャが超伝導量子ビットと互換性を持つように適合できることを示し、そこでは、量子ビット間の接続を製造時に固定する必要がある。具体的には,固定接続度8のアーキテクチャを改良したインスタンス化を提案する。このインスタンス化により、2048ビットのRSA整数を約120 000の物理量子ビットで1ヶ月で分解できることが示され、物理誤差率10^{-3}$、コードサイクル時間1マイクロ秒、反応時間10マイクロ秒が与えられる。

関連論文リスト

Scalable Fluxonium Quantum Processors via Tunable-Coupler Architecture [13.830669964915048]
マルチキュービット格子における残差相互作用やオブザーバエラーを抑制するために,モジュール型キュービットカップラーユニットセルをベースとしたスケーラブルなフラキソニウムプロセッサアーキテクチャを構築した。このシステムは、99.99%と2量子CZゲートの99%に近い平行シングルキュービットゲートのフィデリティを可能にする。並列処理により最大10キュービットのGreenberger-Horne-Zeilinger状態が決定論的に生成される。
論文参考訳（メタデータ） (2026-04-15T00:10:00Z)
Heterogeneous architectures enable a 138x reduction in physical qubit requirements for fault-tolerant quantum computing under detailed accounting [0.0]
量子コンピュータのハードウェアは、今後10年間で数十万の量子ビットをオンラインにスケールすると予想されている。量子コンピュータアーキテクチャは、理論的および実験的なQECの進歩にもかかわらず、大きなギャップを被った。本稿では,タスク固有のハードウェア選択とQEC符号化を組み込んだ完全異種量子コンピューティングアーキテクチャを提案する。
論文参考訳（メタデータ） (2026-04-07T18:00:11Z)
The Pinnacle Architecture: Reducing the cost of breaking RSA-2048 to 100 000 physical qubits using quantum LDPC codes [0.0]
このアーキテクチャは、量子低密度パリティチェック(QLDPC)コードを用いて、普遍的でフォールトトレラントな量子計算を可能にする。 2048ビットのRSA整数は、物理誤り率10～3ドル、コードサイクル時間1～3s、リアクション時間10～3sから10万ビット未満の物理量子ビットで分解可能であることを示す。
論文参考訳（メタデータ） (2026-02-12T00:30:48Z)
Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
論文参考訳（メタデータ） (2025-08-22T14:49:47Z)
Network Requirements for Distributed Quantum Computation [0.0]
量子リンクで相互接続された小さなプロセッサからなるモジュラー量子コンピューティングアーキテクチャは、フォールトトレラント量子コンピューティングに対する有望なアプローチとして現れつつある。最寄りの物理的接続性を持つ量子ビットに適したアーキテクチャを設計し,エラー訂正に表面コードを利用する。本稿では,Bellペアを介して相互接続された異なる演算ユニット上のキュービットに格子手術を拡張するためのツールとして,計測テレポーテーションを提案する。
論文参考訳（メタデータ） (2025-04-11T18:01:00Z)
Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
論文参考訳（メタデータ） (2025-03-16T18:32:44Z)
Quantum error correction below the surface code threshold [107.92016014248976]
量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
論文参考訳（メタデータ） (2024-08-24T23:08:50Z)
19 Parameters Is All You Need: Tiny Neural Networks for Particle Physics [52.42485649300583]
本稿では,ローレンツ型および置換対称型アーキテクチャPELICANの低遅延ニューラルネットワークへの応用の可能性を示す。トップクォークジェットタグのバイナリ分類タスクと比較すると,最大19のトレーニング可能なパラメータで,数万のパラメータでジェネリックアーキテクチャを上回る性能を示す。
論文参考訳（メタデータ） (2023-10-24T18:51:22Z)
A High Performance Compiler for Very Large Scale Surface Code Computations [38.26470870650882]
大規模量子誤り訂正のための最初の高性能コンパイラを提案する。任意の量子回路を格子手術に基づく表面符号演算に変換する。コンパイラは、物理デバイスのリアルタイム操作に向けられた速度で、ストリーミングパイプラインを使用して数百万のゲートを処理することができる。
論文参考訳（メタデータ） (2023-02-05T19:06:49Z)
Factoring 2048-bit RSA Integers in 177 Days with 13436 Qubits and a Multimode Memory [0.0]
標準的なアーキテクチャと比較して,処理キュービット数の数桁の削減を示す。超伝導量子ビットと多重メモリを用いたプロセッサ間のマイクロ波インタフェースを用いたアーキテクチャの実現を提案する。
論文参考訳（メタデータ） (2021-03-10T16:17:54Z)
Universal coherence protection in a solid-state spin qubit [95.73841600562527]
我々は、デコヒーレンス保護部分空間に埋め込まれたロバストな量子ビットを構築する。量子ビットは、磁気、電気、温度の変動から保護されている。これにより、クォービットの不均一な退化時間が4桁以上増加する。
論文参考訳（メタデータ） (2020-05-12T22:44:23Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。