論文の概要: NPU Accelerator: Quantized Real-Time Vehicle Detection on PYNQ-Z1 Using FINN

• arxiv url: http://arxiv.org/abs/2609.24757v1
• Date: Mon, 21 Sep 2026 15:26:19 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-23 18:04:04.011826
• Title: NPU Accelerator: Quantized Real-Time Vehicle Detection on PYNQ-Z1 Using FINN
• Title（参考訳）: NPU加速器:FINNを用いたPYNQ-Z1上でのリアルタイム車両検出
• Abstract要約: この作業は、量子化対応トレーニング(QAT)、軽量YOLO由来検出器、Brvitas/QONNXモデルエクスポート、FINNデータフローコンパイル、Vivado実装、ターゲットボード上の物理ベンチマークを組み合わせたハードウェア/ソフトウェア共同設計手法に従う。 その結果、低ビットQAT、アーキテクチャスリム化、FINN折り畳み、FIFO最適化、中程度のクロックスケーリングにより、小型のZynq FPGA上で実用的なリアルタイム検出器を共同で提供できることが判明した。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: This paper presents the design, optimization, implementation, and on-board validation of a neural processing unit (NPU) accelerator for real-time vehicle detection on the resource-constrained Xilinx Zynq XC7Z020 device of the PYNQ-Z1 board. The work follows a hardware/software co-design methodology that combines quantization-aware training (QAT), lightweight YOLO-derived detectors, Brevitas/QONNX model export, FINN dataflow compilation, Vivado implementation, and physical benchmarking on the target board. Four simultaneous engineering requirements define successful deployment: throughput above 30 frames/s (FPS), energy efficiency above 7 FPS/W, programmable-logic (PL) hardware latency below 50 ms, and Pascal VOC detection accuracy above 0.55 mAP@0.5. The design space includes LP-YOLO and LP-YOLO Slim variants, a custom YOLOv3-tiny reference, 4-bit and mixed low-bit quantization, 320$\times$320 and 256$\times$256 inputs, manual and automatic FIFO sizing, and programmable-logic clocks from 100 to 200 MHz. The final LP-YOLO Slim configuration uses a 256$\times$256 input, w2a4 quantization, and a 142.86 MHz PL clock. With batch 100 it reaches 35.66 FPS at 2.91 W, corresponding to 12.25 FPS/W, while measured PL latency is 45.11 ms and VOC mAP@0.5 is 0.594. This is the only evaluated configuration for which the supplied measurements satisfy all four requirements simultaneously. The results show that low-bit QAT, architectural slimming, FINN folding and FIFO optimization, and moderate clock scaling can jointly provide a practical real-time detector on a small Zynq FPGA.
• Abstract（参考訳）: 本稿では,PYNQ-Z1基板のXilinx Zynq XC7Z020デバイス上でのリアルタイム車両検出のためのニューラル処理ユニット(NPU)の設計,最適化,実装,およびオンボード検証について述べる。 この作業は、量子化対応トレーニング(QAT)、軽量YOLO由来検出器、Brvitas/QONNXモデルエクスポート、FINNデータフローコンパイル、Vivado実装、ターゲットボード上の物理ベンチマークを組み合わせたハードウェア/ソフトウェア共同設計手法に従う。 スループットは30fps/s(FPS)以上、エネルギー効率は7fPS/W以上、PLハードウェアのレイテンシは50ms以下、Pascal VOC検出精度は0.55mAP@0.5以上である。 デザインスペースには、LP-YOLOとLP-YOLO Slim variants、カスタムYOLOv3-tiny参照、4ビットと混合低ビット量子化、320$\times$320および256$\times$256入力、手動および自動FIFOサイズ、100MHzから200MHzまでのプログラマブル論理クロックが含まれる。 最後のLP-YOLOスリム構成は256$\times$256入力、w2a4量子化、142.86MHz PLクロックを使用する。 バッチ100では、12.25 FPS/Wに対応する2.91 Wで35.66 FPSに達し、PLレイテンシは45.11 ms、VOC mAP@0.5は0.594である。 これは、供給された測定値が4つの要件を同時に満たす唯一の評価済み構成である。 その結果、低ビットQAT、アーキテクチャスリム化、FINN折り畳み、FIFO最適化、中程度のクロックスケーリングにより、小型のZynq FPGA上で実用的なリアルタイム検出器を共同で提供できることが判明した。

関連論文リスト

• Real-Time Plasma State Prediction via FPGA-Accelerated Quantized Recurrent Probabilistic Neural Networks [5.7766838452893365]
  本稿では、FPGAハードウェア上に繰り返し確率的ニューラルネットワーク(RPNN)をデプロイするためのエンドツーエンドワークフローを提案する。 アーキテクチャサイズ削減とQKerasによる量子化対応トレーニングを組み合わせる。 本報告では,4つのリソース予算(DSP, LUT, FF, BRAM)のすべてにおいて,決定論的サブ10$sの単一ステップレイテンシで快適に適合する設計を報告する。
  論文  参考訳（メタデータ） (2026-09-19T17:17:10Z)
• EULER-ADAS: Energy-Efficient & SIMD-Unified Logarithmic-Posit Engine for Precision-Reconfigurable Approximate ADAS Acceleration [0.12314765641075437]
  EULER-ADASは、エネルギー効率と信頼性を意識したADASアクセラレーションのためのSIMD対応の対数有界型ニューラルネットワークエンジンである。 提案したデータパスは,有界正規化ポジット表現,段階適応対数マンティサ乗算とビットトランケーション,SIMD共有クイア蓄積経路を組み合わせたものである。 FPGAの実装により、提案された構成により、LUT数を41.4%、遅延を76.1%、パワーを71.9%削減できる。
  論文  参考訳（メタデータ） (2026-05-07T19:20:10Z)
• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• SHIELD8-UAV: Sequential 8-bit Hardware Implementation of a Precision-Aware 1D-F-CNN for Low-Energy UAV Acoustic Detection and Temporal Tracking [4.962717354668883]
  ShiELD8-UAV (ShielD8-UAV) は、高精度1D機能駆動CNNアクセラレータのシーケンシャルな8ビットハードウェア実装である。 この設計は共有マルチ精度データパス上で層単位で実行し、複製された処理要素を不要にする。 その結果、逐次実行と高精度量子化とシリアライズ対応プルーニングを組み合わせることで、実用的な低エネルギーエッジ推論が可能となった。
  論文  参考訳（メタデータ） (2026-03-01T12:09:15Z)
• LiQSS: Post-Transformer Linear Quantum-Inspired State-Space Tensor Networks for Real-Time 6G [85.58816960936069]
  Sixth-Generation (6G) Open Radio Access Networks (O-RAN) における能動的およびエージェント的制御は、厳密なニアタイム(Near-RT)レイテンシと計算制約の下で制御グレードの予測を必要とする。 本稿では,効率的な無線テレメトリ予測のための変圧器後パラダイムについて検討する。 本稿では、自己アテンションを安定な状態空間動的カーネルに置き換える量子インスピレーション付き状態空間テンソルネットワークを提案する。
  論文  参考訳（メタデータ） (2026-01-18T12:08:38Z)
• PINGS: Physics-Informed Neural Network for Fast Generative Sampling [0.0]
  PINGSは,物理インフォームドネットワークをトレーニングし,逆時間確率フローのダイナミクスを近似することで拡散サンプリングを補正するフレームワークである。 概念実証として、3次元標準正規から非ガウスガウス混合モデル(GMM)への直接写像を学習する。 PINGSは、終点アンカーを持つPINNスタイルの残差問題として生成的サンプリングを行い、NFE = 1 のホワイトボックスで微分可能な写像を得る。
  論文  参考訳（メタデータ） (2025-09-14T14:22:33Z)
• SCE-NTT: A Hardware Accelerator for Number Theoretic Transform Using Superconductor Electronics [12.616265554244313]
  本研究では, 超伝導エレクトロニクス(SCE)を用いた完全同相暗号(FHE)の高速化について検討する。 本稿では,超伝導単一フラックス量子(SFQ)論理とメモリに基づく専用ハードウェアアクセラレータであるSCE-NTTを紹介する。 我々はNTT-128ユニットが34GHzで531万NTT/secを達成することを示す。
  論文  参考訳（メタデータ） (2025-08-28T23:37:51Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• VAQF: Fully Automatic Software-hardware Co-design Framework for Low-bit Vision Transformer [121.85581713299918]
  量子化ビジョントランス(ViT)のためのFPGAプラットフォーム上で推論アクセラレータを構築するフレームワークVAQFを提案する。 モデル構造と所望のフレームレートから、VAQFはアクティベーションに必要な量子化精度を自動的に出力する。 FPGA上でのViTアクセラレーションに量子化が組み込まれたのはこれが初めてである。
  論文  参考訳（メタデータ） (2022-01-17T20:27:52Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。