Fugu-MT 論文翻訳(概要): Logic Gate Networks and Lookup Table Networks as Lightweight Hardware Classifiers for Inter-patient ECG Arrhythmia Classification

論文の概要: Logic Gate Networks and Lookup Table Networks as Lightweight Hardware Classifiers for Inter-patient ECG Arrhythmia Classification

arxiv url: http://arxiv.org/abs/2609.32854v1
Date: Sat, 26 Sep 2026 18:29:10 GMT
ステータス: 翻訳完了
システム内更新日: 2026-10-06 19:34:27.728199
Title: Logic Gate Networks and Lookup Table Networks as Lightweight Hardware Classifiers for Inter-patient ECG Arrhythmia Classification
Title（参考訳）: 患者間心電図不整脈分類のための軽量ハードウェア分類器としての論理ゲートネットワークとルックアップテーブルネットワーク
Abstract要約: 我々はLGNの論理ゲートを2つ以上の入力ピンに一般化し、自然に$N$-input LUTからなるネットワークに到達する。患者間心電図不整脈分類におけるLGNsとLUTNsの適用性について,MIT-BIHデータセットを用いて検討した。われわれのLGNとLUTNは2.89kから6.17kのFLOPしか必要としない。
参考スコア（独自算出の注目度）: 0.6245345432259687
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Deep Differentiable Logic Gate Networks (LGNs) and Lookup Table Networks (LUTNs) offer a promising approach for very low power inference due to their use of simple binary logic operations instead of arithmetic. In this work, we generalize the logic gates of LGNs to more than two input pins, naturally arriving at networks consisting of $N$-input LUTs. To obtain a differentiable expression for training the $N$-LUT entries, we adopt the Boolean equation of a $2^N$:1 multiplexer (MUX) and optimize its input parameters during training. We investigate the applicability of LGNs and LUTNs to inter-patient ECG arrhythmia classification using the MIT-BIH data set. The proposed models achieve up to 94.41\% accuracy and a $jκ$ index of 0.683 on a four-class task, showing a competitive performance compared to existing CNN-, SVM- and SNN-based methods. Our LGNs and LUTNs only require an estimated 2.89k to 6.17k FLOPs, including preprocessing and readout, which is three to six orders of magnitude less than state-of-the-art methods. We verified our design, which consists of the preprocessing pipeline and a 6-LUTN classifier, by implementing it on a Xilinx Zynq-7000 ZedBoard. The complete system consumes a dynamic energy of 8.25 $μ$J/inference, of which only 0.46 nJ is utilized by the LUTN classifier. These results show that both LGNs and LUTNs can be employed as lightweight hardware-based classifiers for inter-patient ECG arrhythmia classification.
Abstract（参考訳）: Deep Differentiable Logic Gate Networks (LGNs) と Lookup Table Networks (LUTNs) は、算術の代わりに単純なバイナリ論理演算を使用するため、非常に低消費電力の推論に有望なアプローチを提供する。本稿では、LGNの論理ゲートを2つ以上の入力ピンに一般化し、自然に$N$-input LUTからなるネットワークに到達する。 N$-LUTエントリをトレーニングするための微分可能な式を得るために、2^N$:1多重化器(MUX)のブール方程式を採用し、トレーニング中の入力パラメータを最適化する。患者間心電図不整脈分類におけるLGNsとLUTNsの適用性について,MIT-BIHデータセットを用いて検討した。提案手法は,従来のCNN-, SVM-, SNN-ベースの手法と比較して, 最大94.41\%の精度と4クラスタスクで0.683のjκ$インデックスを実現する。われわれのLGNとLUTNは2.89kから6.17kのFLOPしか必要としない。我々は、Xilinx Zynq-7000 ZedBoard上に実装することで、前処理パイプラインと6-LUTN分類器からなる設計を検証した。完全なシステムは8.25$μ$J/推論のダイナミックエネルギーを消費し、そのうちLUTN分類器で利用されるのは0.46nJのみである。以上の結果から,LGNsとLUTNsは共に,患者間心電図不整脈分類のための軽量なハードウェアベース分類器として利用できることがわかった。

関連論文リスト

DiffLUT-Net: Differentiable Training of FPGA LUT Networks with Learnable Connectivity [7.054660214035757]
FPGAネイティブネットワークであるDiffLUT-Netを,スクラッチからトレーニングした6入力のLUTで接続する。訓練後、真理表と接続は離散化され、未使用のロジックはプルーニングされ、ネットワークはVerilogとして直接エクスポートされる。
論文参考訳（メタデータ） (2026-09-08T15:00:50Z)
Differentiable Logic Gate Networks for Low-Latency EEG Classification on Edge Devices [0.0]
エッジデバイス上のリアルタイム脳波分類は、従来のニューラルネットワークの浮動小数点演算によってボトルネックとなる。ハードウェアネイティブな代替品として、差別化可能なLogic Gate Networks(Diff-Logic)について検討した。本研究は,資源制約型脳-コンピュータインタフェースの実践パラダイムとして,論理に基づくニューラルネットワークを構築した。
論文参考訳（メタデータ） (2026-07-20T16:49:30Z)
Fully Trainable Deep Differentiable Logic Gate Networks and Lookup Table Networks [0.33554367023486936]
微分可能論理ゲートネットワーク(LGN)とルックアップテーブルネットワーク(LUTN)におけるコネクションの部分的および完全最適化手法を提案する。トレーニング方法は、ゲート/ルックアップテーブル(LUT)入力ピン当たりの接続の集合に対する確率分布を利用して、最大値の接続を選択する。接続最適化LGNは,Yin-Yang,MNIST Handwriting Digits,Fashion-MNISTベンチマークにおいて標準固定接続LGNよりも優れていることを示す。
論文参考訳（メタデータ） (2026-07-10T13:24:26Z)
Inter-patient ECG Arrhythmia Classification with LGNs and LUTNs [0.5856479799932673]
LGNとLUTNは、患者間パラダイムを用いて心電図(ECG)の自動分類に適していることが示されている。これらの手法はMIT-BIHの不整脈データセットを用いてベンチマークされ、最大94.28%の精度と4クラス分類問題で0.683ドルのインデックスが得られた。
論文参考訳（メタデータ） (2026-01-16T16:55:36Z)
FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
分散トレーニングは、システム設計と効率に関する重要な課題に直面します。大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
論文参考訳（メタデータ） (2024-10-16T16:13:19Z)
T-GAE: Transferable Graph Autoencoder for Network Alignment [79.89704126746204]
T-GAEはグラフオートエンコーダフレームワークで、GNNの転送性と安定性を活用して、再トレーニングなしに効率的なネットワークアライメントを実現する。実験の結果、T-GAEは最先端の最適化手法と最高のGNN手法を最大38.7%、50.8%で上回っていることがわかった。
論文参考訳（メタデータ） (2023-10-05T02:58:29Z)
Compacting Binary Neural Networks by Sparse Kernel Selection [58.84313343190488]
本稿は,BNNにおけるバイナリカーネルの分散化がほぼ不可能であることを示すものである。我々は、選択過程をエンドツーエンドに最適化するだけでなく、選択したコードワードの非反復的占有を維持できる置換ストレートスルー推定器(PSTE)を開発した。実験により,提案手法はモデルサイズとビット幅の計算コストの両方を削減し,同等の予算下での最先端のBNNと比較して精度の向上を実現する。
論文参考訳（メタデータ） (2023-03-25T13:53:02Z)
LUT-NN: Empower Efficient Neural Network Inference with Centroid Learning and Table Lookup [46.890039109927315]
LUT-NNは、Centroidという名前のオペレータの典型的な機能を学び、これらのCentroidの結果を事前に計算して、ルックアップテーブルに保存する。推論中、入力と最も近いセントロイドの結果は、計算なしで近似出力としてテーブルから直接読み取ることができる。関連する研究と比較すると、LUT-NNは精度を66%から92%改善し、オリジナルのモデルと同等のレベルに達した。
論文参考訳（メタデータ） (2023-02-07T02:51:10Z)
Robust Training and Verification of Implicit Neural Networks: A Non-Euclidean Contractive Approach [64.23331120621118]
本稿では,暗黙的ニューラルネットワークのトレーニングとロバスト性検証のための理論的および計算的枠組みを提案する。組込みネットワークを導入し、組込みネットワークを用いて、元のネットワークの到達可能な集合の超近似として$ell_infty$-normボックスを提供することを示す。 MNISTデータセット上で暗黙的なニューラルネットワークをトレーニングするためにアルゴリズムを適用し、我々のモデルの堅牢性と、文献における既存のアプローチを通じてトレーニングされたモデルを比較する。
論文参考訳（メタデータ） (2022-08-08T03:13:24Z)
Self-Ensembling GAN for Cross-Domain Semantic Segmentation [107.27377745720243]
本稿では,セマンティックセグメンテーションのためのクロスドメインデータを利用した自己理解型生成逆数ネットワーク(SE-GAN)を提案する。 SE-GANでは、教師ネットワークと学生ネットワークは、意味分節マップを生成するための自己組織化モデルを構成する。その単純さにもかかわらず、SE-GANは敵の訓練性能を大幅に向上させ、モデルの安定性を高めることができる。
論文参考訳（メタデータ） (2021-12-15T09:50:25Z)
NullaNet Tiny: Ultra-low-latency DNN Inference Through Fixed-function Combinational Logic [4.119948826527649]
フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータは、グラフィックス処理ユニット/中央処理ユニットベースのプラットフォームを置き換える深刻な競争相手として注目を集めています。本稿では,資源とエネルギー効率,超低遅延FPGAベースニューラルネットワークアクセラレータ構築のためのフレームワークであるNullaNet Tinyを提案する。
論文参考訳（メタデータ） (2021-04-07T00:16:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。