論文の概要: FALCON: FPGA-Accelerated Latency-Certifiable Occupancy Networks for Camera-Based Autonomous Driving

• arxiv url: http://arxiv.org/abs/2610.22143v1
• Date: Thu, 15 Oct 2026 16:14:24 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-17 06:09:33.186229
• Title: FALCON: FPGA-Accelerated Latency-Certifiable Occupancy Networks for Camera-Based Autonomous Driving
• Title（参考訳）: FALCON: FPGAによるカメラベース自律運転用レイテンシ認証機能ネットワーク
• Abstract要約: 我々はAMD Kria KR260にカメラベースの3D占領フロントエンドを構築した。 FPGAの4.3Wアイドルと6.6Wまでを推論で描画する。 監視機関は出力配信を強制し、フレームが遅れたときに、前回の出力フラグ付ステールを発行する。
• 参考スコア（独自算出の注目度）: 1.9199289015460215
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: A perception system that must brake for a pedestrian does not need a low average latency. It must deliver an answer before the deadline on every frame, the worst case included. Commodity edge accelerators optimize the mean through dynamic scheduling, OS jitter, thermal throttling, and contention, so their per-frame latency can be measured but not bounded. We build FALCON, a camera-based 3D occupancy front-end on the AMD Kria KR260, an embedded FPGA drawing 4.3 W idle and up to 6.6 W under inference, and make the latency guarantee layered and explicit: programmable-logic (PL) compute is cycle-bounded analytically; inference is a measured envelope over 100k-frame traces; and a watchdog enforces output delivery, publishing the previous output flagged stale when a frame is late. The deadline runs use a fixed-work proxy of six ResNet-50 DPU inferences per frame, not the full occupancy network: across three 100k-frame enforced runs, all 300k proxy frames delivered an output within the 100 ms deadline plus at most 10.2 ms, the worst of the three runs. The full six-camera FlashOcc pipeline composes to about 1.3 s per frame on the board and is not yet a 10 Hz system. The two operations the DPU cannot run, a view-transform gather and a bilinear resize, become fixed-trip-count PL IPs numerically matched to their software references. On the full Occ3D-nuScenes validation set the board reaches mIoU 29.88, 92.8% of an FP32 baseline the DPU cannot run. On a ResNet-50 probe over 100k frames the KR260 tail stays within 1.5 times its median (2.0 times for the six-inference proxy), where Jetson Orin reaches 4.4 times and the worst datacenter GPU run (NVIDIA L4) 23.6 times. The deployment recipe, HLS sources, and raw timing traces are released.
• Abstract（参考訳）: 歩行者にブレーキをかけなければならない知覚システムは、低平均遅延を必要としない。 最悪の場合、すべてのフレームの期限前に答えを返さなければなりません。 コモディティエッジアクセラレータは、動的スケジューリング、OSジッタ、サーマルスロットリング、競合を通じて平均を最適化する。 我々は、AMD Kria KR260上のカメラベースの3D占有フロントエンドであるFALCONを構築し、推論時に4.3Wアイドルおよび最大6.6WのFPGA描画を行い、遅延保証を階層化し、明示的にする: Programmable-logic (PL)計算はサイクルバウンドであり、推論は100kフレームのトレースを超える測定エンベロープである。 デッドラインは、フル占有ネットワークではなく、6つのResNet-50 DPU推論の固定ワークプロキシを使用しており、3つの100kフレームの強制実行実行中、すべての300kプロキシフレームが100msの期限内に出力を配信し、最大10.2msで3つの実行の中で最悪のものとなった。 フル6カメラのFlashOccパイプラインは1フレームあたり約1.3秒であり、まだ10Hzのシステムではない。 DPUが実行できない2つの操作、ビュー・トランスフォーメーションとバイリニア・リサイズは、ソフトウェアリファレンスと数値的に一致する固定トリップ数PL IPになる。 Occ3D-nuScenesの完全な検証では、DPUが実行できないFP32ベースラインの92.8%のmIoU 29.88に達した。 100kフレームを超えるResNet-50プローブでは、KR260テールは中央値の1.5倍(6参照プロキシの2.0倍)に留まり、Jetson Orinは4.4倍、最悪のデータセンタGPU実行(NVIDIA L4)は23.6倍である。 デプロイメントレシピ、HLSソース、生のタイミングトレースがリリースされる。

関連論文リスト

• Decode-Latency Feedback Prefill: A Model-Free Controller and Its Generalization Limits [1.7396274240172123]
  Decode-Latency Feedback Prefill (DLFP)を導入する。 我々は、DLFPをvLLMに実装し、オープンループのPoisson到着、正確なトークン会計、生要求トレース、NVIDIAテレメトリで評価する。
  論文  参考訳（メタデータ） (2026-09-29T18:44:33Z)
• XLOG: A CUDA-Native Engine for Neurosymbolic Integration [0.688204255655161]
  xlogはネイティブなロジックプログラミングエンジンである。 神経知覚と決定論的データログを統合する。 正確な推論は正確であるが、ProbLog2より遅い。
  論文  参考訳（メタデータ） (2026-09-23T01:08:36Z)
• VC-Attention: Value Smoothing and Softmax Casting for Low-bit Attention [47.30761996669105]
  トレーニング不要な低ビットアテンションフレームワークであるVC-Attentionを提案する。 V-Smoothは、オンラインの軽量クラスタリングによってバリュートークンを再注文するので、融合ハードウェアブロック内のトークンは、共に量子化される。 ログドメインのスコアを直接E4M3確率符号に1つの融合乗算加算でマッピングし、FP32指数関数とフォーマット変換を排除した。
  論文  参考訳（メタデータ） (2026-09-14T16:17:35Z)
• FlashDrive: Flash Vision-Language-Action Inference for Autonomous Driving [13.217418785964973]
  Vision-Language-Action(VLA)モデルは、エンドツーエンドの推論を自動運転にもたらすことを約束している。 計算コストは、リアルタイム制御には高すぎる。 我々は,4つのステージを同時にターゲットとする,アルゴリズムとシステムの共同設計フレームワークであるFlashDriveを提案する。
  論文  参考訳（メタデータ） (2026-08-13T08:10:54Z)
• Ready Cohorts: Bounding GPU Opportunity and Avoiding Host Round Trips in LLM-Agent Control [0.0]
  固定シェアF, 正確なオフラインシェアP*, ローカルアッパーバウンドU, オンライン達成シェアAを用いて, 既定コホート境界を定式化する。 別のメカニズムの研究では、4バイトをホストに返さずに、GPUで計算されたバイナリ決定をデバイスに保持している。
  論文  参考訳（メタデータ） (2026-08-12T14:42:15Z)
• Efficient Training on Multiple Consumer GPUs with RoundPipe [6.9987546217738945]
  コンシューマグレードのGPU上での微調整大型言語モデルは、コスト効率が高いが、限られたGPUメモリと遅いPCIeインターコネクトによって制限されている。 本稿では,コンシューマGPUサーバの重み付け制約を破る新たなパイプラインスケジュールであるRoundPipeを提案する。 RoundPipeは1.7Bから32Bモデルに微調整した場合、最先端のベースラインよりも1.48--2.16$times$のスピードアップを実現している。
  論文  参考訳（メタデータ） (2026-04-29T18:26:13Z)
• Scaling DoRA: High-Rank Adaptation via Factored Norms and Fused Kernels [83.99688944263843]
  DoRA(Weight-De Low-Rank Adaptation)は、LoRAを方向から分離することで拡張する。 d_in = 8192 とランク r = 384 では、単一のモジュールのノルムは bf16 で512MB の過渡的なワーキングメモリを必要とする。 因子ノルムは、二乗ノルムを O(d_out r + r2) 中間体を通して計算可能な基底、交差、およびグラマー項に分解し、密積を除去する。
  論文  参考訳（メタデータ） (2026-03-23T17:57:24Z)
• Speedy MASt3R [68.47052557089631]
  MASt3Rは、DUSt3Rを活用して高速な相互マッチング方式を導入することで、画像マッチングを3Dタスクとして再定義する。 高速MASt3Rは、精度を犠牲にすることなく、推論時間(画像ペアあたり198msから91ms)を54%削減する。 この進歩により、リアルタイムな3D理解が可能になり、複合現実ナビゲーションや大規模3Dシーン再構築といったアプリケーションに恩恵をもたらす。
  論文  参考訳（メタデータ） (2025-03-13T03:56:22Z)
• Latency-aware Unified Dynamic Networks for Efficient Image Recognition [72.8951331472913]
  LAUDNetは動的ネットワークの理論的および実用的な効率ギャップを橋渡しするフレームワークである。 3つの主要な動的パラダイム - 適応型計算、動的層スキップ、動的チャネルスキップ - を統合している。 これにより、V100,3090やTX2 GPUのようなプラットフォーム上で、ResNetのようなモデルの遅延を50%以上削減できる。
  論文  参考訳（メタデータ） (2023-08-30T10:57:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。