論文の概要: HAWC-Leak: Heterogeneous Architecture Workload Classification utilizing Side-Channel Leakage

• arxiv url: http://arxiv.org/abs/2610.30400v1
• Date: Wed, 21 Oct 2026 20:05:31 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-24 02:08:44.125692
• Title: HAWC-Leak: Heterogeneous Architecture Workload Classification utilizing Side-Channel Leakage
• Title（参考訳）: HAWCリーク:サイドチャネルリークを利用した異種アーキテクチャワークロード分類
• Abstract要約: 本稿では,ハードウェアアクセラレーションタスクをリアルタイムに特定するための動的ワークロード分類フレームワークHAWC-Leakを提案する。 分離された実装から暗号シークレットを抽出することに焦点を当てた以前の研究とは異なり、我々のアプローチは異種ランタイムの振る舞いをプロファイルする。 多様なワークロードの高解像度パワーシグネチャをキャプチャするために、完全なハードウェア・イン・ザ・ループ計測テストベッドを実装した。
• 参考スコア（独自算出の注目度）: 1.3060349684865795
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Modern heterogeneous computing platforms, which integrate general-purpose processors with specialized accelerators such as FPGAs, have become the standard for high-performance and embedded applications. However, the shared physical resources of these systems introduce critical security vulnerabilities, where power consumption patterns can leak sensitive runtime information. While side-channel analysis is well established for extracting cryptographic keys from isolated algorithms, existing methods struggle to profile complex, dynamic systems where diverse workloads coexist on shared hardware resources. This paper presents HAWC-Leak, a dynamic workload classification framework designed to identify specific hardware accelerator tasks in real time using non-invasive power analysis. Unlike prior studies focused on extracting cryptographic secrets from isolated implementations, our approach profiles heterogeneous runtime behavior using machine learning to predict active workloads from features extracted from power traces. We implement a complete hardware-in-the-loop measurement testbed using the ChipWhisperer CW305 Artix-7 FPGA platform to capture high-resolution power signatures of diverse workloads including Advanced Encryption Standard (AES-128), Elliptic Curve Cryptography (ECC P-256), Secure Hash Algorithm (SHA-256), Convolutional Neural Network (CNN), and a system idle state. We develop a Hierarchical Random Forest classifier that processes real-time power data to identify the executing application in controlled mixed-activity scenarios where multiple accelerators are instantiated but only one executes at a time. Experimental results demonstrate that this framework achieves 100% classification accuracy across all evaluated scenarios, confirming that power consumption patterns serve as a reliable and distinctive fingerprint for profiling heterogeneous runtime behavior.
• Abstract（参考訳）: FPGAなどの専用アクセラレータと汎用プロセッサを統合した現代ヘテロジニアスコンピューティングプラットフォームは、高性能および組み込みアプリケーションの標準となっている。 しかし、これらのシステムの共有物理リソースは、電力消費パターンがセンシティブなランタイム情報を漏洩させる重大なセキュリティ脆弱性をもたらす。 サイドチャネル分析は、孤立したアルゴリズムから暗号鍵を抽出するために十分に確立されているが、既存の手法では、多様なワークロードが共有ハードウェアリソースに共存する複雑な動的システムをプロファイルするのに苦労している。 本稿では,非侵襲的電力分析を用いて,特定のハードウェアアクセラレーションタスクをリアルタイムで特定する動的ワークロード分類フレームワークHAWC-Leakを提案する。 分離された実装から暗号シークレットを抽出することに焦点を当てた以前の研究とは異なり、我々のアプローチは、機械学習を用いて、パワートレースから抽出した特徴からアクティブなワークロードを予測するために、異種ランタイムの振る舞いをプロファイルする。 我々は、ChipWhisperer CW305 Artix-7 FPGAプラットフォームを用いて、Advanced Encryption Standard (AES-128)、Elliptic Curve Cryptography (ECC P-256)、Secure Hash Algorithm (SHA-256)、Convolutional Neural Network (CNN)、システムアイドル状態などの様々なワークロードの高解像度パワーシグネチャをキャプチャするために、完全なハードウェア・イン・ザ・ループ計測テストベッドを実装した。 我々は,複数のアクセラレータがインスタンス化されているが,一度に1つしか実行されない制御された混合活動シナリオにおいて,リアルタイムの電力データを処理する階層型ランダムフォレスト分類器を開発した。 実験により,このフレームワークは評価シナリオの100%の分類精度を達成し,不均一な実行動作をプロファイリングする上で,電力消費パターンが信頼性が高く独特な指紋として機能することを確認する。

関連論文リスト

• Power, Performance, and Area of HPC-Based Malware Detectors: An FPGA and Open-PDK ASIC Study [1.047867859066806]
  ハードウェアマルウェア検出装置(HMD)は、ハードウェアパフォーマンスカウンタ(HPC)データに基づいて、プログラムを良質または悪質と分類する。 従来の研究では、アンサンブル分類器は検出基準において他の分類器よりも優れていることが示されている。 本稿では,複数の分類ファミリ,可変HPCセット,アンサンブル学習手法を含む包括的設計空間にまたがって,これらの課題に対処する。
  論文  参考訳（メタデータ） (2026-10-08T23:03:17Z)
• CONQuER: Hardware-Aware Mixed-Precision Quantisation with Online-Calibrated Surrogates [3.4090089330250724]
  ハードウェア対応MPQのための統合コンパイラ統合基盤であるCONQuERを提案する。 CONQuERは、量子化をTOSAレベルでコンパイラパイプラインにシフトし、インテリジェントな設定処理を可能にする。 CONQuERは、不定値ベースラインの1.44%以内で、トップ1の精度で最大12.19倍高速な構成を検出する。
  論文  参考訳（メタデータ） (2026-07-28T15:45:26Z)
• Portable Acceleration of Learning With Errors KEMs for Post-Quantum Cryptography [0.0]
  OpenMP Targetオフロードを用いた格子ベースの暗号スキームのポータブルGPU実装を提案する。 その結果、OpenMP Targetのオフロードは、異種GPUエコシステム間のソースレベルのポータビリティを保ちながら、マルチコアCPUベースライン上で大幅に加速することがわかった。
  論文  参考訳（メタデータ） (2026-07-10T15:46:20Z)
• Beyond Short-Horizon: VQ-Memory for Robust Long-Horizon Manipulation in Non-Markovian Simulation Benchmarks [96.60530830276281]
  RuleSafeは、スケーラブルなLLM支援シミュレーションフレームワーク上に構築された、新しいオペレーティングベンチマークである。 VQ-Memoryはベクトル量子化変分オートエンコーダを用いたコンパクトで構造化された時間表現である。
  論文  参考訳（メタデータ） (2026-03-10T11:13:54Z)
• Building a Robust Risk-Based Access Control System to Combat Ransomware's Capability to Encrypt: A Machine Learning Approach [0.510691253204425]
  ランサムウェアの中核機能、無許可の暗号化は、正当な使用を妨害することなく悪意のある暗号化活動を識別しブロックする制御を要求する。 我々は、機械学習推論と必須アクセス制御を結合して、Linux上の暗号化をリアルタイムに規制する確率論的、リスクベースのアクセス制御アーキテクチャを提案する。
  論文  参考訳（メタデータ） (2026-01-23T14:48:35Z)
• Hybrid Cryptographic Monitoring System for Side-Channel Attack Detection on PYNQ SoCs [0.0]
  AES-128暗号は理論的には安全であるが、組込みシステムに対するタイミングと障害注入攻撃による実用的展開には脆弱である。 本研究は、統計的しきい値と機械学習(ML)を組み合わせて、リアルタイムな異常検出を行う軽量な二重検出フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-08-29T13:13:43Z)
• HAPM -- Hardware Aware Pruning Method for CNN hardware accelerators in resource constrained devices [44.99833362998488]
  本研究はFPGAデバイスに実装可能な汎用ハードウェアアーキテクチャを提案する。 設計の推論速度は、リソース制約の異なるFPGAデバイス上で評価される。 ハードウェア対応プルーニングアルゴリズムは,標準アルゴリズムを用いたネットワークプルーニングに比べて,推論時間45%の顕著な改善を実現していることを示す。
  論文  参考訳（メタデータ） (2024-08-26T07:27:12Z)
• AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
  Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。 本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
  論文  参考訳（メタデータ） (2024-07-17T18:38:48Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。