Fugu-MT 論文翻訳(概要): LLM Agent-Based Design of RISC-V CPUs with FPGA-in-the-Loop Evaluation

論文の概要: LLM Agent-Based Design of RISC-V CPUs with FPGA-in-the-Loop Evaluation

arxiv url: http://arxiv.org/abs/2610.39570v1
Date: Thu, 29 Oct 2026 08:14:01 GMT
ステータス: 翻訳完了
システム内更新日: 2026-11-01 01:32:10.060894
Title: LLM Agent-Based Design of RISC-V CPUs with FPGA-in-the-Loop Evaluation
Title（参考訳）: LLMエージェントを用いたFPGA-in-the-Loop評価を用いたRISC-V CPUの設計
Abstract要約: CPU候補の長期RTLシミュレーションには数時間を要するが、短い診断では実行後に発生するパフォーマンス劣化を見逃す可能性がある。この評価コストは、LCMエージェントベースのCPU開発における設計決定を遅らせる可能性がある。本稿では,LLMエージェントがFPGA上でCPU候補を実装し,車載性能測定を用いて設計決定を導出する開発環境を提案する。
参考スコア（独自算出の注目度）: 1.759752510445115
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Long-run RTL simulation of CPU candidates can take hours, while short diagnostic runs may miss performance degradation that emerges later in execution. This evaluation cost can delay design decisions in LLM-agent-based CPU development. We present a development environment in which LLM agents implement CPU candidates on an FPGA and use on-board performance measurements to guide design decisions. We applied it to the human-supervised development of a single-cycle RV32I core into a three-wide out-of-order RV32IM core. The final design reaches 5.61 CoreMark/MHz at 130 MHz on a Artix-7 FPGA. For the same CPU candidate running 8,000 CoreMark iterations, FPGA evaluation, including implementation, was 9.6x faster than single-threaded RTL simulation. In one case, board measurements revealed long-run performance degradation in a candidate that improved in a short diagnostic run. The result guided candidate selection and led to RTL-based root-cause analysis and a fix.
Abstract（参考訳）: CPU候補の長期RTLシミュレーションには数時間を要するが、短い診断では実行後に発生するパフォーマンス劣化を見逃す可能性がある。この評価コストは、LCMエージェントベースのCPU開発における設計決定を遅らせる可能性がある。本稿では,LLMエージェントがFPGA上でCPU候補を実装し,車載性能測定を用いて設計決定を導出する開発環境を提案する。単サイクル RV32I コアを3次元のアウト・オブ・オーダー RV32IM コアに人間による開発に適用した。最終設計はArtix-7 FPGAで5.61 CoreMark/MHzの130MHzに到達した。 8000のCoreMarkイテレーションを実行するのと同じCPU候補に対して、実装を含むFPGA評価はシングルスレッドのRTLシミュレーションよりも9.6倍高速であった。 1例では, 短時間の診断で改善した候補において, 長期成績低下が認められた。その結果、候補選択を導き、RTLに基づく根本原因分析と修正につながった。

関連論文リスト

Can Agents Design Better Chips with a Higher Level Abstraction? [45.372553490781165]
大規模言語モデル(LLM)エージェントはチップ設計のためにますます研究されている。エージェントが高レベルの抽象化を利用してより良いチップを設計できるかどうかを問う。我々はエージェントベースHLS設計とポストHLS RTLリファインメントをエージェントベースHLSとRTLリファインメントに組み合わせた。
論文参考訳（メタデータ） (2026-09-17T23:55:03Z)
AgentCompile: An LLM-Guided Compiler for Direct CUDA Inference [58.285369364699]
本稿では,LDM出力をアドバイザリ検索メタデータとしてのみ使用するLDM誘導型推論コンパイラであるAgentCompileを提案する。コンパイラ由来の領域要約と境界付き候補空間が与えられた後、LLMはセマンティックラベル、候補優先順位、パラメータヒント、リスクアノテーションを提案する。 AgentCompileは、グラフテンプレートを通じて候補を実体化し、インターフェースとハードウェアの制約をチェックし、試験的に候補を検証する。エンドツーエンドの自動回帰生成では、AgentCompileはQwen3-1.7B上のPyTorch上で平均5.66x、4.05x、4.26xのスピードアップを行う。
論文参考訳（メタデータ） (2026-06-04T03:49:56Z)
Understand and Accelerate Memory Processing Pipeline for Disaggregated LLM Inference [45.78442013449325]
大規模言語モデルは、複雑な推論をサポートするための効率的な長文処理と生成機構に依存している。これらの最適化は、Prepare Memory、Compute Relevancy、Retrieval、Apply to Inferenceという4段階のメモリ処理パイプラインに統合できることを示す。この知見に触発されて、textbheterogeneous システムはメモリ処理の高速化やエンドツーエンドの推論に適していると論じる。
論文参考訳（メタデータ） (2026-03-30T21:03:39Z)
Resource-Efficient Iterative LLM-Based NAS with Feedback Memory [49.44875022114861]
ニューラルアーキテクチャサーチ(NAS)はネットワーク設計を自動化するが、従来の手法ではかなりの計算資源を必要とする。本稿では,大規模言語モデル(LLM)を活用して,畳み込みニューラルネットワークアーキテクチャを反復的に生成し,評価し,洗練するクローズドループパイプラインを提案する。
論文参考訳（メタデータ） (2026-03-12T16:00:22Z)
PRAGMA: A Profiling-Reasoned Multi-Agent Framework for Automatic Kernel Optimization [12.24680414520151]
PRAGMAはプロファイル誘導型AIカーネル生成フレームワークである。実行フィードバックとハードウェアの詳細なプロファイリングを推論ループに統合する。我々は、GPUとCPUバックエンドをカバーするKernelBench上でPRAGMAを評価する。
論文参考訳（メタデータ） (2025-11-09T12:01:43Z)
Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference [11.614722231006695]
数十億のパラメータを誇った大規模言語モデル(LLM)は、推論ワークロードの効率的なデプロイに対する大きな需要を生み出している。本稿では,FPGA上でのLLM推論におけるモデル固有空間加速度の実現可能性と可能性について検討する。
論文参考訳（メタデータ） (2023-12-23T04:27:06Z)
INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文参考訳（メタデータ） (2023-08-11T04:24:39Z)
Learning Performance-Improving Code Edits [107.21538852090208]
本稿では,大規模言語モデル(LLM)を高レベルプログラム最適化に適用するためのフレームワークを提案する。まず、競争力のある77,000以上のC++プログラミングサブミッションペアによる、人間のプログラマによるパフォーマンス改善編集のデータセットをキュレートする。提案手法は,検索をベースとした少数ショットプロンプトとチェーン・オブ・シンクレットを提案し,その微調整には,自己再生に基づく性能条件付き生成と合成データ拡張が含まれる。
論文参考訳（メタデータ） (2023-02-15T18:59:21Z)
Optimization of FPGA-based CNN Accelerators Using Metaheuristics [1.854931308524932]
畳み込みニューラルネットワーク(CNN)は、多くの分野における問題解決能力を実証している。 FPGAはCNN推論を加速する関心が高まっている。 FPGAベースのCNNアクセラレータの現在のトレンドは、複数の畳み込み層プロセッサ(CLP)を実装することである。
論文参考訳（メタデータ） (2022-09-22T18:57:49Z)
SECDA: Efficient Hardware/Software Co-Design of FPGA-based DNN Accelerators for Edge Inference [0.0]
本稿では,FPGAを用いたエッジデバイス上でのDeep Neural Networks (DNN) 推論アクセラレータの設計時間を短縮するハードウェア/ソフトウェア共同設計手法であるSECDAを提案する。 SECDAを用いて、エッジFPGAを含むプラットフォームであるPYNQ-Z1基板上で、2つの異なるDNNアクセラレータ設計を効率的に開発する。我々は,4つの一般的なDNNモデルを用いた2つの加速器設計を評価し,CPUのみの推論よりもエネルギー消費を2.9$times$で3.5$times$までのモデルで平均性能を向上した。
論文参考訳（メタデータ） (2021-10-01T15:20:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。